Российский университет транспорта (МИИТ) (Кафедра «Автоматика, телемеханика и связь на железнодорожном транспорте», Профессор)
ООО «НИПИ «ТрансСтройбезопасность» (Заместитель генерального директора по научно-исследовательской работе)
Ташкентский государственный транспортный университет (Кафедра «Автоматика и телемеханика», Профессор)
Россия
Россия
УДК 004.052.32 Контроль неисправностей
В работе приводятся результаты исследований характеристик модульных взвешенных кодов с суммированием, при построении которых используется последовательность, образованная натуральным рядом чисел, за исключением степеней двойки. Учет изученных характеристик целесообразен при разработке дискретных систем и их диагностического обеспечения. Приведены каталоги рассматриваемых кодов, получаемых при использовании модулей M=4, 8, 16, 32, 64. Выбор именно этих модулей обусловлен тем, что при них число проверочных символов в кодовых словах рассматриваемых кодов невелико, что дает возможность внесения наименьшей структурной избыточности при построении дискретных систем и их диагностического обеспечения для получения самопроверяемых, контролепригодных и отказоустойчивых структур. Модульные взвешенные коды с суммированием обнаруживают любые одиночные ошибки при числе информационных символов . Показано, что рассматриваемые коды не обнаруживают меньшее количество ошибок, чем широко известные модульные коды с суммированием единичных разрядов (классические модульные коды с суммированием). С увеличением значения модуля выигрыш в общем числе обнаруживаемых модульными взвешенными кодами ошибок существенно возрастает по сравнению с классическими модульными кодами. Модульные взвешенные коды эффективнее обнаруживают разнонаправленные ошибки с четной кратностью в информационных векторах, содержащие группы искажений {0 → 1, 1 → 0} (симметричные ошибки), чем классические модульные коды с суммированием. Однако модульные взвешенные коды с суммированием хуже справляются с несимметричными ошибками, возникающими в информационных векторах. В эксперименте с тестовыми комбинационными схемами показано, что модульные взвешенные коды с модулем M=4 не обнаруживают большее число ошибок, возникающих на выходах схем, чем классические модульные коды с данным модулем. Несколько лучшими характеристиками обладают модульные взвешенные коды с суммированием с модулем M=8. Однако общей рекомендацией является использование модулей, являющихся степенями двойки, начиная со значения M=16. Увеличение модуля позволяет увеличить и число обнаруживаемых ошибок на выходах тестовых схем вплоть до 100 % покрытия. Модульные взвешенные коды с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел за исключением степеней двойки, могут эффективно использоваться при разработке дискретных систем и их диагностического обеспечения.
системы технического диагностирования дискретных устройств, модульные взвешенные коды с суммированием, последовательность весовых коэффициентов, натуральный ряд без степеней двойки
1. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В. В. Сапожников, Вл. В. Сапожников, Х. А. Христов и др.; под ред. Вл. В. Сапожникова. М.: Транспорт, 1995, 272 с.
2. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда и В. С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского ХАИ. 2012. 614 с.
3. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов // М.: Наука, 2021. 229 с.
4. Функциональная безопасность систем управления на железнодорожном транспорте / И. Б. Шубинский, Е. Н. Розенберг. М.: Инфра-Инженерия, 2023. 360 с.
5. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011. P. 411–416. DOI:https://doi.org/10.1109/EWDTS.2011.6116606.
6. Hidden Fault Analysis of FPGA Projects for Critical Applications / O. Drozd [et al.] // 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET) (25–29 February 2020, Lviv-Slavsko, Ukraine). IEEE, 2020. P. 142. DOI:https://doi.org/10.1109/TCSET49122.2020.235591.
7. Гаврилов М. А., Остиану В. М., Потехин А. И. Надежность дискретных систем // Итоги науки. Серия «Теория вероятностей. Математическая статистика. Теоретическая кибернетика», 1969–1970. С. 7–104.
8. Гавзов Д. В., Сапожников В. В., Сапожников Вл. В. Методы обеспечения безопасности дискретных систем // Автоматика и телемеханика. 1994. № 8. С. 3–50.
9. McCluskey E. J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. N. J.: Prentice Hall PTR, 1986. 549 p.
10. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. М.: Радио и связь, 1989. 208 с.
11. Pradhan D. K. Fault-Tolerant Computer System Design. New York: Prentice Hall, 1996, 560 p.
12. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p.
13. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
14. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science + Business Media B. V., 2008, 184 p.
15. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. М.: Наука, 2020, 383 с.
16. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. М.: Наука, 2021, 455 с.
17. Hamming R. W. Coding and Information Theory: 2nd edition. New Jersey, Prentice-Hall, 1986. 259 p.
18. Аксёнова Г. П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1973. № 2. С. 109–116.
19. Borecký J., Kohlík M., Kubátová H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017. Vol. 52. P. 251–260. DOI:https://doi.org/10.1016/j.micpro.2017.06.015.
20. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
21. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015. № 10. С. 152–169.
22. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTS’2015), Batumi, Georgia, September 26–29, 2015. Р. 181–187. DOI: 10.1109/ EWDTS.2015.7493133.
23. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. и др. Модульные коды с суммированием в системах функционального контроля. I. Свойства обнаружения ошибок кодами в информационных векторах // Электронное моделирование. 2016. Т. 38. № 2. С. 27–48.
24. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. и др. Модульные коды с суммированием в системах функционального контроля. II. Уменьшение структурной избыточности систем функционального контроля // Электронное моделирование. 2016. Т. 38. № 3. С. 47–61.
25. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах // Информатика. 2019. Т. 16. № 3. С. 101–118.
26. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах // Электронное моделирование. 2017. Т. 39. № 4. С. 69–88.
27. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4. Issue 1. P. 68–73. DOI:https://doi.org/10.1016/S0019-9958(61)80037-5.
28. The On-Line Encyclopedia of Integer Sequences. [Электронный ресурс] URL: https://oeis.org/ (дата обращения: 12.07.2024).
29. Мехов В. Б., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика. 2008. № 8. С. 153–165.
30. Berger J. M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4. Issue 2–3. P. 297–299. DOI:https://doi.org/10.1016/S0019-9958(61)80024-7.
31. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA, 1999. Р. 370–376. DOI: 10.1109/ VTEST.1999.766691.
32. Das D., Touba N. A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3–5, 2000 Р. 171–176. DOI:https://doi.org/10.1109/OLT.2000.856633.
33. Efanov D. V., Pashukov A. V. Weight-Based Sum Codes with Arbitrary Modulus // IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 25–28 January 2022, St. Petersburg, Russia. Р. 133–138. DOI:https://doi.org/10.1109/ElCon Rus54750.2022.9755482.
34. Ефанов Д. В., Пашуков А. В. Взвешенные коды с суммированием в кольце вычетов по произвольному модулю для синтеза цифровых вычислительных устройств // Известия вузов. Приборостроение. 2022. Т. 65. № 4. С. 231–246. DOI:https://doi.org/10.17586/0021-3454-2022-65-4-231-246.
35. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классические и взвешенные коды Бергера в системах функционального контроля // Развитие элементной базы и совершенствование методов построения устройств железнодорожной автоматики и телемеханики: сб. научн. трудов; под. ред. Вл. В. Сапожникова. СПб.: ФГБОУ ВПО ПГУПС, 2014. С. 81–88.
36. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. Анализ свойств классических и взвешенных кодов Бергера по обнаружению ошибок в информационных разрядах // Бюллетень результатов научных исследований. 2014. № 2. С. 79–92.
37. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. О свойствах кода с суммированием в схемах функционального контроля // Автоматика и телемеханика. 2010. № 6. С. 155–162.
38. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Известия высших учебных заведений. Приборостроение. 2015. Т. 58. № 5. С. 333–343. DOI:https://doi.org/10.17586/0021- 3454-2015-58-5-333-343.
39. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов // Автоматика и телемеханика. 2018. № 9. С. 79–94.
40. Ефанов Д. В. Синтез самопроверяемых вычислительных устройств на основе полной системы особых групп выходов объекта диагностирования // Известия высших учебных заведений. Приборостроение. 2023. Т. 66. № 5. С. 355–372. DOI:https://doi.org/10.17586/0021-3454-2023-66-5-355-372.
41. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19–28. DOI: 10.1007/ BF00971960.
42. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5. Iss. 4. P. 333–345. DOI:https://doi.org/10.1155/1998/20389.
43. Saposhnikov V. V., Morosov A., Saposhnikov Vl. V., Göessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theory and Applications. 1998. Vol. 12. Iss. 1–2. P. 41–53. DOI:https://doi.org/10.1023/A:1008257118423.
44. Matrosova A. Yu., Ostanin S. A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proceedings of the IEEE European Test Workshop (ETW’98), 27–29 May 1998, Sitges, Barcelona, Spain.
45. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Коды с суммированием с фиксированными значениями кратностей обнаруживаемых монотонных и асимметричных ошибок для систем технического диагностирования // Автоматика и телемеханика. 2019. № 6. С. 121–141.
46. Collection of Digital Design Benchmarks. [Электронный ресурс] URL: https://ddd.fit.cvut.cz/www/prj/ Benchmarks/ (дата обращения: 21.05.2024).
47. Самопроверяемые дискретные устройства / В. В. Сапожников, Вл. В. Сапожников. СПб: Энергоатомиздат, 1992. 224 с.
48. Carter W. C., Duke K. A., Schneider P. R. Self-Checking Error Checker for Two-Rail Coded Data // United States Patent Office, filed July 25, 1968, ser. No. 747533, patented Jan. 26, 1971, N. Y., 10 p.
49. Логические основы проектирования дискретных устройств / А. Д. Закревский, Ю. В. Поттосин, Л. Д. Черемисинова. М.: Физматлит, 2007, 592 с.50. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, 11–14 October 1992, Cambridge, MA, USA, pp. 328–333, doi:https://doi.org/10.1109/ICCD.1992.276282.
50. SIS: A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, A. Sangiovanni-Vincentelli // Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992, 45 p.
51. Harris D. M., Harris S. L. Digital Design and Computer Architecture. Morgan Kaufmann, 2012. 569 p.
52. Ефанов Д. В., Елина Е. И. Синтез кодеров взвешенных кодов с суммированием в кольце вычетов по заданному модулю // Программная инженерия. 2024. Т. 15. № 6. С. 296–307. DOI: 10.17587/ prin.15.296–307.
53. Saposhnikov V., Saposhnikov Vl. New Code for Fault Detection in Logic Circuits // Proceedings of 4th International Conference on Unconventional Electromechanical and Electrical Systems, St. Petersburg, Russia, June 21–24, 1999. P. 693–696.
54. Дмитриев В. В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // Известия Петербургского университета путей сообщения. 2015. № 3 (44). С. 119–129.
