Исследуются особенности применения кодов с суммированием взвешенных информацион- ных разрядов при организации систем технического диагностирования. Приводится краткий обзор использования классических и взвешенных кодов с суммированием для решения задач технической диагностики дискретных систем. Представлена классификация кодов с сумми- рованием. Подробно анализируются характеристики обнаружения ошибок в информацион- ных векторах взвешенными кодами с суммированием по видам (монотонные, симметричные и асимметричные) и кратностям. Доказано, что взвешенные коды с суммированием, при построении которых не используется операция вычета по заранее установленному модулю, обладают свойством идентификации любых монотонных искажений в информационных век- торах. Кроме того, доказано, что взвешенные коды с суммированием не могут иметь равно- мерного распределения информационных векторов между всеми контрольными векторами, а значит, невозможно построение взвешенного кода с суммированием с теоретическим ми- нимумом общего количества необнаруживаемых ошибок. Описан способ реализации генера- торов взвешенных кодов с суммированием, основанный на использовании стандартных схем сумматоров и полусумматоров. Приводятся примеры реализации генераторов взвешенных кодов на мультиплексорах и устройствах программируемой логики класса CPLD. Проведены экспериментальные исследования взвешенных кодов с суммированием по организации си- стем функционального контроля на их основе. Проанализированы показатели обнаружения ошибок на выходах контролируемых схем, а также характеристики сложности технической реализации систем функционального контроля. Показаны преимущества и недостатки использования взвешенных кодов с суммированием, проявляющиеся при организации систем функционального контроля.
техническая диагностика, дискретные системы, системы функционального контроля, коды с суммированием, код Бергера, взвешенный код с суммированием
1. Ubar R. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source) / R. Ubar, J. Raik, H.-T. Vierhaus. - Information Science Reference, Hershey - New York : IGI Global, 2011. - 578 p.
2. Рабочее диагностирование безопасных информационно-управляющих си- стем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук, Ю. В. Дрозд, М. А. Дрозд, Ю. Ю. Сулима ; под ред. А. В. Дрозда и В. С. Харченко. - Харьков : Националь- ный аэрокосмический университет им. Н. Е. Жуковского (ХАИ), 2012. - 614 с.
3. Kharchenko V. Green IT Engineering : Concepts, Models, Complex Systems Architectures / V. Kharchenko, Yu. Kondratenko, J. Kacprzyk // Springer Book series «Studies in Systems, Decision and Control». - 2017. - Vol. 74. - 305 p.
4. Пархоменко П. П. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства) / П. П. Пархоменко, Е. С. Согомо- нян. - М. : Энергоатомиздат, 1981. - 320 с.
5. Lala P. K. Principles of Modern Digital Design / P. K. Lala. - New-Jersey : John Wiley & Sons, 2007. - 436 p.
6. Согомонян Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. - М. : Радио и связь, 1989. - 208 с.
7. Матросова А. Ю. Алгоритмические методы синтеза тестов / А. Ю. Матросова. - Томск : Изд-во ТГУ, 1990. - 206 с.
8. Сапожников Вал. В. Самопроверяемые дискретные устройства / Вал. В. Сапож- ников, Вл. В. Сапожников. - СПб. : Энергоатомиздат, 1992. - 224 с.
9. Микони С. В. Общие диагностические базы знаний вычислительных / С. В. Ми- кони. - СПб. : СПИИРАН, 1992. - 234 с.
10. Nicolaidis M. On-Line Testing for VLSI : State of the Art and Trends / M. Nicolaidis // Integration, the VLSI Journal. - 1998. - Vol. 26. - Issues 1-2. - Рp. 197-209.
11. Schiano L. Self-Checking Design, Implementation, and Measurement of a Controller for Track-Side Railway Systems / L. Schiano, C. Metra, D. Marino // IEEE Transactions on Instrumentation and Measurement. - 2003. - Vol. 52. - Issue 6. - Pp. 1722-1728.
12. Dobias R. FPGA Based Design of the Railway’s Interlocking Equipments / R. Dobias, H. Kubatova // Euromicro Symposium on Digital System Design (DSD 2004), 31 Aug. - 3 Sept. 2004, Rennes, France. - Рp. 467-473.
13. Dobias R. Dependability Evaluation of Real Railway Interlocking Device / R. Dobias, J. Konarski, H. Kubatova // 11th EUROMICRO Conference on Digital System Design Architectures, Methods and Tools, 3-5 September 2008, Parma, Italy. - Рp. 228-233.
14. Theeg G. Railway Signalling & Interlocking / G. Theeg, S. Vlasenko. - DW Media Group GmbH. - Eurailpress, Hamburg, 1st Edition, 2009. - 448 p.
15. Vít P. Fault Tolerant Duplex System with High Availability for Practical Applications / P. Vít, J. Borecký, M. Kohlík, H. Kubátová // 17th Euromicro Conference on Digital System Design, 27-29 August 2014, Verona, Italy. - Рp. 320-325.
16. Borecký J. Parity Driven Reconfigurable Duplex System / J. Borecký, M. Kohlík, H. Kubátová // Microprocessors and Microsystems. - 2017. - Vol. 52. - Pp. 251- 260.
17. Ефанов Д. В. Функциональный контроль и мониторинг устройств железнодо- рожной автоматики и телемеханики / Д. В. Ефанов. - СПб. : ФГБОУ ВО ПГУПС, 2016. - 171 с.
18. Сапожников Вал. В. Основы технической диагностики / Вал. В. Сапожников, Вл. В. Сапожников. - М. : Маршрут, 2004. - 316 с.
19. Fujiwara E. Code Design for Dependable Systems : Theory and Practical Applica- tions / E. Fujiwara. - New jersey : John Wiley & Sons, 2006. - 720 p.
20. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes / S. J. Piestrak. - Wrocław : Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. - 111 p.
21. Efanov D. Generalized Algorithm of Building Summation Codes for the Tasks of Technical Diagnostics of Discrete Systems / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTSʼ2017), Novi Sad, Serbia, September 29 - October 2, 2017. - Pp. 365-371.
22. Сапожников Вал. В. Взвешенные коды с суммированием для организации контроля логических устройств / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. - 2014. - Т. 36. - № 1. - С. 59-80.
23. Сапожников Вал. В. Анализ свойств кодов с суммированием взвешенных ин- формационных разрядов по обнаружению ошибок в системах функциональ- ного контроля логических устройств / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия Петербургского университета путей сообщения. - 2015. - № 1. - С. 114-126.
24. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels / J. M. Ber- ger // Information and Control. - 1961. - Vol. 4. - Issue 1. - Pp. 68-73.
25. Das D. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits / D. Das, N.A. Touba // Proceedings of the 17th IEEE VLSI Test Symposium, USA, CA, Dana Point, April 25-29, 1999. - Рp. 370-376.
26. Das D. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes / D. Das, N.A. Touba, M. Seuring, M. Gossel // Proceedings of IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3-5, 2000. - Рp. 171-176.
27. Sapozhnikov Val. Combinational Circuits Checking on the Base of Sum Codes with One Weighted Data Bit / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov, D. Nikitin // Proceedings of 12th IEEE East-West Design & Test Symposium (EWDTSʼ2014), Kyev, Ukraine, September 26-29, 2014. - Pp. 126-136.
28. Efanov D. Sum Code Formation with Minimum Total Number of Undetectable Errors in Data Vectors / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov, D. Nikitin // Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTSʼ2015), Batumi, Georgia, September 26-29, 2015. - Pp. 141-148.
29. Ефанов Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162.
30. Сапожников Вал. В. Классификация ошибок в информационных векторах си- стематических кодов / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия вузов. Приборостроение. - 2015. - Т. 58. - № 5. - С. 333-343.
31. Sogomonyan E. S. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs / E. S. Sogomonyan, M. Gössel // Journal of Electronic Testing : Theory and Applications. - 1993. - Vol. 4. - Issue 4. - Pp. 267- 281.
32. Busaba F. Y. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors / F. Y. Busaba, P. K. Lala // Journal of Electronic Testing : Theory and Applications. - 1994. - Vol. 5. - Issue 1. - Pp. 19-28.
33. Saposhnikov Val. V. A New Design Method for Self-Checking Unidirectional Combinational Circuits / Val. V. Saposhnikov, A. Morosov, Vl. V. Saposhnikov, M. Göessel // Journal of Electronic Testing : Theory and Applications. - 1998. - Vol. 12. - Issue 1-2. - Pp. 41-53.
34. Morosow A. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs / A. Morosow, Val. V. Sapozhnikov, Vl. V. Sapozhnikov, M. Goessel // VLSI Design. - 1998. - Vol. 5. - Issue 4. - Pp. 333-345.
35. Matrosova A. Yu. Self-Checking Synchronous FSM Network Design with Low Overhead / A. Yu. Matrosova, I. Levin, S. A. Ostanin // VLSI Design. - 2000. - Vol. 11. - Issue 1. - Pp. 47-58.
36. Göessel M. New Methods of Concurrent Checking : Edition 1 / M. Göessel, V. Ocheret- ny, E. Sogomonyan, D. Marienfeld. - Dordrecht : Springer Science+Business Me- dia B. V., 2008. - 184 p.
37. Matrosova A. Pseudo-Exhaustive Testing of Sequential Circuits for Multiple Stuck-at Faults / A. Matrosova, E. Mitrofanov // Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTSʼ2016), Yerevan, Armenia, October 14-17, 2016. - Pp. 533-536.
38. Ефанов Д. В. Условия обнаружения неисправности логического элемента в комбинационном устройстве при функциональном контроле на основе кода Бергера / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2017. - № 5. - С. 152-165.
39. Ostanin S. Self-Checking Synchronous FSM Network Design for Path Delay Faults / S. Ostanin // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTSʼ2017), Novi Sad, Serbia, September 29 - October 2, 2017. - Рp. 696-699.
40. Ефанов Д. В. Три теоремы о кодах Бергера в схемах встроенного контро- ля / Д. В. Ефанов // Информатика и системы управления - 2013. - № 1. - С. 77-86.
41. Das D. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes / D. Das, N.A. Touba // Journal of Electronic Testing : Theory and Applications. - 1999. - Vol. 15. - Issue 1-2. - Pp. 145-155.
42. Ефанов Д. В. Применение модульных кодов с суммированием для построе- ния систем функционального контроля комбинационных логических схем / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телеме- ханика. - 2015. - № 10. - С. 152-169.
43. Sapozhnikov Val. Modular Sum Code in Building Testable Discrete Systems / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov // Proceedings of 13th IEEE East- West Design & Test Symposium (EWDTSʼ2015), Batumi, Georgia, September 26-29, 2015. - Pp. 181-187.
44. Сапожников Вал. В. Модульные коды с суммированием в системах функ- ционального контроля. I. Свойства обнаружения ошибок кодами в инфор- мационных векторах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефа- нов, М. Р. Черепанова // Электронное моделирование. - 2016. - Т. 38. - № 2. - С. 27-48.
45. Сапожников Вал. В. Модульные коды с суммированием в системах функцио- нального контроля. II. Уменьшение структурной избыточности систем функ- ционального контроля / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефа- нов, М. Р. Черепанова // Электронное моделирование. - 2016. - Т. 38. - № 3. - С. 47-61.
46. Berger J. M. A Note on Burst Detection Sum Codes / J. M. Berger // Information and Control. - 1961. - Vol. 4. - Issue 2-3. - Pp. 297-299.
47. Блюдов А. А. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Электронное модели- рование. - 2012. - Т. 34. - № 6. - С. 17-29.
48. Yang S. Logic Synthesis and Optimization Benchmarks User Guide : Version 3.0 / S. Yang // Technical Report 1991-IWLS-UG-Saeyang, MCNC. - 44 p.
49. Sentovich E. M. SIS : A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, Sangiovanni-A. Vincentelli // Electronics Research Laboratory, De- partment of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992. - 45 p.
50. Harris D. M. Digital Design and Computer Architecture / D. M. Harris, S. L. Harris. - Morgan Kaufmann, 2012. - 569 p.
51. Тюрин С. Ф. «Зеленая» программируемая логика : концепция и элементы реали- зации для FPGA проектов / С. Ф. Тюрин, В. С. Харченко // Системы обработки информации. - 2013. - № 9. - С. 84-92.
52. Maxfield C. The Design Warrior’s Guide to FPGA’s : 1st Edition, Devices, Tools and Flows / C. Maxfield. - Boston : Newnes, 2004. - 542 p.
53. MAX II Device Handbook. - Altera Corporation, 2007. - 107 p.
54. Хаханов В. И. Проектирование и тестирование цифровых систем на кристаллах / В. И. Хаханов, Е. И. Литвинова, О. А. Гузь. - Харьков : ХНУРЭ, 2009. - 484 с.
55. Navabi Z. Digital System Test and Testable Design : Using HDL Models and Architectures / Z. Navabi. - Springer Science+Business Media, LLC 2011. - 435 p.
56. Collection of Digital Design Benchmarks. - URL : http://ddd.fit.cvut.cz/prj/ Benchmarks.
57. Sapozhnikov Val. Method of Combinational Circuits Testing by Dividing its Out- puts into Groups and Using Codes, that Effectively Detect Double Errors / Val. Sa- pozhnikov, D. Efanov, Vl. Sapozhnikov, V. Dmitriev // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTSʼ2017), Novi Sad, Serbia, September 29 - October 2, 2017. - Pp. 129-136.
