При построении надежных и безопасных систем управления часто используют функциональный контроль технического состояния логических блоков. При организации подобных систем должно обеспечиваться свойство 100 %-го обнаружения одиночных неисправностей на выходах логических элементов внутренней структуры контролируемого объекта, что возможно за счет применения нескольких подходов: 1) дублирования; 2) использования помехоустойчивых кодов без модификации структур объектов диагностирования; 3) использования помехоустойчивых кодов с модификацией структур объектов диагностирования. Выбор кода на этапе проектирования системы функционального контроля является определяющим фактором, влияющим на основные характеристики системы. В работе приводятся результаты исследований свойств кодов с суммированием, имеющих один взвешенный информационный разряд. Эти коды, как и классические коды Бергера, обнаруживают 100 % монотонных ошибок в информационных векторах, а значит, могут быть применимы при решении задач технической диагностики, аналогичных тем, для решения которых используются коды Бергера. Более того, новые коды обладают уменьшенным количеством так называемых симметричных ошибок в сравнении с кодами Бергера. При этом, однако, взвешивание разряда приводит к появлению некоторого количества асимметричных ошибок. Приводятся условия построения взвешенного кода с суммированием, который обладает возможностью 100 %-го обнаружения ошибок нечетных кратностей и монотонных ошибок в информационных векторах. Кроме того, установлены новые свойства кодов с суммированием с одним взвешенным информационным разрядом, учет которых на практике позволит организовывать системы функционального контроля логических устройств с улучшенными характеристиками.
техническая диагностика, система функционального контроля, код с суммированием, код Бергера, вес разряда, код с суммированием взвешенных разрядов, необнаруживаемая ошибка в информационном векторе, свойства обнаружения ошибок
1. Goessel M. Error Detection Circuits / M. Goessel, S. Graf. - L. : McGraw-Hill, 1994. - 261 p.
2. Дрозд А. В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств / А. В. Дрозд // Проблемы управления. - 2008. - № 2. - С. 48-56.
3. Ubar R. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source) / R. Ubar, J. Raik, H.-T. Vierhaus. Information Science Reference, Hershey. - N. Y. : IGI Global, 2011. - 578 p.
4. Согомонян Е. С.Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. - М. : Радио и связь, 1989. - 208 с.
5. Сапожников Вал. В. Самопроверяемые дискретные устройства / Вал. В. Сапожников, Вл. В. Сапожников. - СПб. : Энергоатомиздат, 1992. - 224 с.
6. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes / S. J. Piestrak. - Wrocław : Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. - 111 p.
7. Nicolaidis M. On-Line Testing for VLSI - А Compendium of Approaches / M. Nicolaidis, Y. Zorian // Journal of Electronic Testing : Theory and Applications. - 1998. - Issue 12. - Pp. 7-20.
8. Mitra S. Which Concurrent Error Detection Scheme to Сhoose? / S. Mitra, E. J. McCluskey // Proceedings of International Test Conference, 2000. - USA, Atlantic City, NJ, 3-5 October 2000. - Pp. 985-994.
9. Matrosova A. Designing FPGA Based Self-Testing Checkers for m-out-of-n Codes / A. Matrosova, V. Ostrovsky, I. Levin, K. Nikitin // Proceedings of the 9th IEEE In- ternational On-Line Testing Symposium (IOLTS’03), 7-9 July 2003, Kos Island, Greece. - Pp. 49-53.
10. Слабаков Е. В. Самопроверяемые вычислительные устройства и системы (обзор) / Е. В. Слабаков, Е. С. Согомонян // Автоматика и телемеханика. - 1981. - № 11. - С. 147-167.
11. Ефанов Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162.
12. Пархоменко П. П. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства) / П. П. Пархоменко, Е. С. Согомонян. - М. : Энергоатомиздат, 1981. - 320 с.
13. Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств / Е. С. Согомонян // Автоматика и телемеханика. - 1974. - № 2. - С. 121-133.
14. Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 / Г. П. Аксёнова // Автоматика и телемеханика. - 1979. - № 9. - С. 126-135.
15. Аксёнова Г. П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными / Г. П. Аксёнова // Проблемы управления. - 2008. - № 5. - С. 62-66.
16. Сапожников Вал. В. Применение кодов с суммированием при синтезе систем железнодорожной автоматики и телемеханики на программируемых логических интегральных схемах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Автоматика на транспорте. - 2015. - Т. 1. - № 1. - С. 84-107.
17. Сапожников Вал. В. Исследование свойств кодов Хэмминга и их модификаций в системах функционального контроля / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Автоматика на транспорте. - 2015. - Т. 1. - № 3. - С. 311-337.
18. Сапожников Вал. В. Организация систем функционального контроля комбинационных схем на основе модифицированного кода с суммированием взвешенных переходов / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, В. В. Дмитриев, М. Р. Черепанова // Электронное моделирование. - 2015. - Т. 37. - № 6. - С. 49-68.
19. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels / J. M. Ber- ger // Information and Control. - 1961. - Vol. 4. - Issue 1. - Pp. 68-73.
20. Busaba F. Y. Self-Checking Combinational Circuit Design for Single and Unidi- rectional Multibit Errors / F. Y. Busaba, P. K. Lala // Journal of Electronic Testing: Theory and Applications. - 1994. - Issue 5. - Pp. 19-28.
21. Saposhnikov Val. V. A New Design Method for Self-Checking Unidirectional Com- binational Circuits / Val. V. Saposhnikov, A. Morosov, Vl. V. Saposhnikov, M. Göes- sel // Journal of Electronic Testing: Theory and Applications. - 1998. - Vol. 12. - Is- sue 1-2. - Pp. 41-53.
22. Morosow A. Self-Checking Combinational Circuits with Unidirectionally Inde- pendent Outputs / A. Morosow, Val. V. Saposhnikov, Vl. V. Saposhnikov, M. Goes- sel // VLSI Design. - 1998. - Vol. 5. - Issue 4. - Pp. 333-345.
23. Matrosova A.Yu. Self-Checking Synchronous Sequential Circuit Design for Unidi- rectional Error / A.Yu. Matrosova, S.A. Ostanin // Proceedings of the IEEE European Test Workshop (ITW’98), 27-29 May 1998. - Sitges, Barcelona, Spain.
24. Matrosova A. Survivable Discrete Circuits Design / A. Matrosova, V. Andreeva, Yu. Sedov // Proceedings of the 8th IEEE International On-Line Testing Workshop (IOLTW’02), 10 July 2002, Isle of Bendor, France. - Pp. 13-17.
25. Sapozhnikov Val. Modular Sum Code in Building Testable Discrete Systems / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov // Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTS`2015), Batumi, Georgia, September 26-29, 2015. - Pp. 181-187.
26. Сапожников Вал. В. Классификация ошибок в информационных векторах систематических кодов / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия вузов. Приборостроение. - 2015. - Т. 58. - № 5. - С. 333-343.
27. Dong H. Modified Berger Codes for Detection of Unidirectional Errors / H. Dong // IEEE Trans. Comput. - Vol. C-33. - June 1984. - Pр. 572-575.
28. Jha N. K. A Systematic Code for Detecting t-Unidirectional Errors / N. K. Jha, M. B. Vora // Proceedings of International Symposium Fault-Tolerant Comput. - Pittsburg, PA, June 1987. - Pp. 96-101.
29. Parhami B. New Class of Unidirectional Error-Detection Codes / B. Parhami // Proceedings of IEEE International Conference on Computer Design: VLSI in Computers and Processors, 14-16 Oct 1991 (ICCD ‘9), Cambridge, MA. - Pp. 574-577.
30. Das D. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits / D. Das, N. A. Touba // Proceedings of the 17th IEEE VLSI Test Symposium, USA, CA, Dana Point, April 25-29, 1999. - Pp. 370-376.
31. Efanov D. On the Problem of Selection of Code with Summation for Combinational Circuit Test Organization / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov, A. Blyudov // Proceedings of 11th IEEE East-West Design & Test Symposium (EWDTS`2013), Rostov-on-Don, Russia, September 27-30, 2013. - Pp. 261-266.
32. Sapozhnikov Val. On the Synthesis of Unidirectional Combinational Circuits Detecting All Single Faults / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov, A. Blyudov // Proceedings of 12th IEEE East-West Design & Test Symposium (EWDTS`2014), Kyev, Ukraine, September 26-29, 2014. - Pp. 116-125.
33. Ефанов Д. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2015. - № 10. - С. 152-169.
34. Черкасова Т. Х. Обнаружение ошибок в системах автоматики и вычислительной техники с помощью кодов Бергера и его модификаций / Т. Х. Черкасова // Сборник трудов научно-практической конференции «Проблемы безопасности и надежности микропроцессорных комплексов» ; под ред. Вал. В. Сапожникова. - СПб.: Петербургский гос. ун-т путей сообщения, 2015. - С. 167-172.
35. Сапожников Вал. В. Обнаружение опасных ошибок на рабочих выходах комбинационных логических схем / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Автоматика на транспорте. - 2015. - Т. 1. - № 2. - С. 195-211.
36. Блюдов А. А. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Электронное модели- рование. - 2012. - Т. 34. - № 6. - С. 17-29.
37. Блюдов А. А. Коды с суммированием для организации контроля комбинационных схем / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2013. - № 6. - С. 153-164.
38. Блюдов А. А. О кодах с суммированием единичных разрядов в системах функционального контроля / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2014. - № 8. - С. 131-145.
39. Сапожников Вал. В. Взвешенные коды с суммированием для организации контроля логических устройств / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. - 2014. - Т. 36. - № 1. - С. 59-80.
40. Сапожников Вал. В. Метод построения кода Бергера с повышенной эффективностью обнаружения ошибок в информационных разрядах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, Д. А. Никитин // Электронное моделирование. - 2013. - Т. 35. - № 4. - С. 21-34.
41. Sapozhnikov Val. Combinational Circuits Checking on the Base of Sum Codes with One Weighted Data Bit / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov, D. Nikitin // Proceedings of 12th IEEE East-West Design & Test Symposium (EWDTS`2014), Kyev, Ukraine, September 26-29, 2014. - Pp. 126-136.
42. Сапожников Вал. В. Исследование свойств кодов с суммированием с одним взвешенным информационным разрядом в системах функционального контроля / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, Д. А. Никитин // Электронное моделирование. - 2015. - Т. 37. - № 1. - С. 25-48.
43. Сапожников Вал. В. Построение кодов с суммированием с наименьшим количеством необнаруживаемых симметричных ошибок в информационных векторах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Радиоэлектроника и информатика. - 2014. - № 4. - С. 46-55.
44. Ефанов Д. В. Анализ способов построения кодов с суммированием с улучшенными характеристиками обнаружения симметричных ошибок в информационных векторах / Д. В. Ефанов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. - 2015. - № 4. - С. 69-81.
45. Collection of Digital Design Benchmarks. - URL: http://ddd.fit.cvut.cz/prj/Benchmarks.
46. Yang S. Logic Synthesis and Optimization Benchmarks : User Guide : Version 3.0 / S. Yang. - Microelectronics Center of North Carolina (MCNC), 1991. - 88 p.
