Описывается способ построения кода с суммированием с минимальным общим количеством необнаруживаемых ошибок, основанный на идее модификации кода с суммированием взвешенных переходов между разрядами, занимающими соседние позиции в информационном векторе. Предлагаемый код с суммированием можно отнести к классу модульных кодов с суммированием взвешенных переходов. Он имеет такое же количество контрольных разрядов, как и классический код Бергера, однако в нем улучшены показатели обнаружения ошибок в информационных векторах, прежде всего, в области малой кратности ошибок. Установлены свойства нового кода с суммированием; важно, что при длинах информационных векторов m≠2t (t = 1, 2, …) может быть построен оптимальный код. При m=2t (t = 1, 2, …), однако, коды близки к оптимальным. В статье объясняется такая особенность модульного кода со взвешенными переходами. Кроме того, в эксперименте с контрольными комбинационными схемами LGSynth`89 показано, что модульный код со взвешенными переходами позволяет организовывать системы функционального контроля с улучшенными показателями обнаружения ошибок в сравнении со структурами, полученными по кодам Бергера. В некоторых случаях достигается решение задачи 100 %-го обнаружения ошибок на выходах контролируемых ком-бинационных схем. Все это делает представленный код перспективным для решения задач технической диагностики.
техническая диагностика, система функционального контроля, код с суммированием, код Бергера, взвешенный переход, код с суммированием взвешенных переходов, необнаруживаемая ошибка в информационном векторе, свойства обнаружения ошибок, оптимальный код
1. Шаманов В. И. Процесс формирования асимметрии тягового тока в рельсовой линии / В. И. Шаманов // Электротехника. - 2014. - № 8. - С. 34-37.
2. Кравцов Ю. А. Задачи и возможности совершенствования рельсовых цепей тональной частоты / Ю. А. Кравцов, А. И. Каменев, Н. Н. Балуев, В. А. Клюзко // Автоматика, связь, информатика. - 2014. - № 3. - С. 10-14.
3. Кравцов Ю. А. Перспективные способы кодирования рельсовых цепей тональной частоты / Ю. А. Кравцов, Е. В. Архипов, М. Е. Бакин // Автоматика на транспорте. - 2015. - Т. 1. - № 2. - С. 119-126.
4. Системы управления движением поездов на перегонах : учебник для вузов ж.-д. транспорта : в 3 ч. Ч. 2 / В. М. Лисенков, П. Ф. Бестемьянов, В. Б. Леушин, А. В. Лисенков, А. Е. Ваньшин ; под ред. В. М. Лисенкова. - М. : ГОУ «Учебнометодический центр по образованию на железнодорожном транспорте», 2009. - 324 с.
5. Шаманов В. И. Электромагнитная совместимость систем железнодорожной автоматики и телемеханики / В. И. Шаманов. - М. : ФГБОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2013. - 244 с.
6. Сапожников Вал. В. Теоретические основы железнодорожной автоматики и телемеханики : учебник для вузов ж.-д. транспорта / Вал. В. Сапожников, Ю. А. Кравцов, Вл. В. Сапожников ; под ред. Вал. В. Сапожникова. - М. : ГОУ «Учебнометодический центр по образованию на железнодорожном транспорте», 2008. - 394 с.
7. Молодцов В. П. Системы диспетчерского контроля и мониторинга устройств железнодорожной автоматики и телемеханики : учеб. пособие / В. П. Молодцов, А. А. Иванов. - СПб. : Петербургский гос. ун-т путей сообщения, 2010. - 140 с. Проектирование и тестирование логических устройств 115 Автоматика на транспорте № 1, том 2, март 2016
8. Ефанов Д. В. Основы построения и принципы функционирования систем технического диагностирования и мониторинга устройств железнодорожной автоматики и телемеханики : учеб. пособие / Д. В. Ефанов, А. А. Лыков. - СПб. : Петербургский государственный университет путей сообщения, 2012. - 59 с.
9. Согомонян Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. - М. : Радио и связь, 1989. - 208 с.
10. Сапожников Вал. В. Самопроверяемые дискретные устройства / Вал. В. Сапожников, Вл. В. Сапожников. - СПб. : Энергоатомиздат, 1992. - 224 с.
11. Сапожников Вал. В. Применение кодов с суммированием при синтезе систем железнодорожной автоматики и телемеханики на программируемых логических интегральных схемах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Автоматика на транспорте. - 2015. - Т. 1. - № 1. - С. 84-107.
12. Jha N. K. Design and Synthesis of Self-Checking VLSI Circuits / N. K. Jha, S. Wang // IEEE Trans. Computer-Aided Design. - 1993. - Vol. 12. - Issue 6. - Рp. 878-887.
13. Goessel M. Error Detection Circuits / M. Goessel, S. Graf. - London : McGraw-Hill, 1994. - 261 p.
14. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes / S. J. Piestrak. - Wrocław : Ofi cyna Wydawnicza Politechniki Wrocłavskiej, 1995. - 111 p.
15. Pradhan D. K. Fault-Tolerant Computer System Design / D. K. Pradhan. - N. Y. : Prentice Hall, 1996. - 560 p.
16. Gorshe S. S. A Self-Checking ALU Design with Efficient Codes / S. S. Gorshe, B. Bose // Proceedings of 14 th VLSI Test Symposium, Princeton. - NJ, USA, 1996. - Рp. 157-161.
17. Guo Y.-Y. Fast and Area-Time Effi cient Berger Code Checkers / Y.-Y. Guo, J.-C. Lo, C. Metra // Workshop on Defect and Fault-Tolerance in VLSI Systems. - 1997. - October 20-22. - Рp. 110-118.
18. Matrosova A.Yu. Self-Checking Synchronous FSM Network Design with Low Overhead / A.Yu. Matrosova, I. Levin, S. A. Ostanin // VLSI Design. - 2000. - Vol. 11. - Issue 1. - Pp. 47-58.
19. Matrosova A. Survivable Self-Checking Sequential Circuits / A.Yu. Matrosova, I. Levin, S. A. Ostanin // Proc. of 2001 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT 2001), Oct. 24-26. - San Francisco, CA, 2001. - Рр. 395-402.
20. Abdulhadi A. H. Self Checking Register File Using Berger Code / A. H. Abdulhadi, A. H. Maamar // 6 th WSEAS International Conference on Circuits, systems, control & signal processing, 2007, Cairo, Egypt, December 29-31. - Рp. 62-68.
21. Wang L.-T. System-on-Chip Test Architectures : Nanometer Design for Testability / L.-T. Wang, C. E. Stroud, N. A. Touba. - Morgan Kaufmann Publishers, 2008. - 856 p.
22. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук [и др.] ; под ред. А. В. Дрозда, В. С. Харченко. - Харьков : Национальный аэрокосмический университет им. Н. Е. Жуковского (ХАИ), 2012. - 614 с.
23. Srihari P. Sum Codes : A Binary Channel Coding Scheme / P. Srihari // International Journal of Computer Science And Technology. - 2014. - Vol. 5. - Issue 1. - Рp. 60-64.
24. Никитин А. Б. Управление стрелочными электроприводами в компьютерных системах горочной централизации / А. Б. Никитин, А. Н. Ковкин // Автоматика на транспорте. - 2015. - Т. 1. - № 1. - С. 51-62.
25. Pierce D. Efficient Self-Checking Checkers for Berger Codes / D. Pierce, P. K. Lala // Proc. of 1st IEEE Int. On-Line Testing Workshop. - 1995. - Рp. 238-242.
26. Mitra S. Which Concurrent Error Detection Scheme to Сhoose? / S. Mitra, E. J. Mc- Claskey // Proceedings of International Test Conference, 2000, USA, Atlantic City, NJ, 3-5 October 2000. - Рp. 985-994.
27. Mitra S. Diversity Techniques for Concurrent Error Detection / S. Mitra, E. J. McClaskey // International Symposium on Quality Electronic Design, 2001, USA, San Jose, CA, 26-28 March. - Рp. 249-250.
28. Ghosh S. Synthesis of Low Power CED Circuits Based on Parity Codes / S. Ghosh, S. Basu, N. A. Touba // Proc. of 23rd IEEE VLSI Test Symposium (VTS’05). - 2005. - Рp. 315-320.
29. Ubar R. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference, Hershey / R. Ubar, J. Raik, H.-T. Vierhaus. - N. Y., IGI Global, 2011. - 578 p.
30. Пархоменко П. П. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства) / П. П. Пархоменко, Е. С. Согомонян. - М. : Энергоатомиздат, 1981. - 320 с.
31. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels / J. M. Berger // Information and Control. - 1961. - Vol. 4. - Issue 1. - Pp. 68-73.
32. Ефанов Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162.
33. Blyudov A. Properties of Code with Summation for Logical Circuit Test Organization / A. Blyudov, D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov // Proceedings of 10th IEEE East-West Design & Test Symposium (EWDTS`2012), Kharkov, Ukraine, September 14-17, 2012. - Рp.114-117.
34. Блюдов А. А. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Электронное моделирование. - 2012. - Т. 34. - № 6. - С. 17-29.
35. Блюдов А. А. Коды с суммированием для организации контроля комбинационных схем / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2013. - № 6. - С. 153-164.
36. Efanov D. On the Problem of Selection of Code with Summation for Combinational Circuit Test Organization / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov, A. Blyudov // Proceedings of 11 th IEEE East-West Design & Test Symposium (EWDTS`2013), Rostov-on-Don, Russia, September 27-30, 2013. - Рp. 261-266.
37. Блюдов А. А. О кодах с суммированием единичных разрядов в системах функционального контроля / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2014. - № 8. - С. 131-145.
38. Das D. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits / D. Das, N. A. Touba // Proc. 17 th IEEE Test Symposium, USA, California, 1999. - Рp. 370-376. Проектирование и тестирование логических устройств 117 Автоматика на транспорте № 1, том 2, март 2016
39. Das D. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes / D. Das, N. A. Touba, M. Seuring, M. Gossel // Proceedings of IEEE 6 th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3-5, 2000. - Рp. 171-176.
40. Сапожников Вал. В. Взвешенные коды с суммированием для организации контроля логических устройств / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. - 2014. - Т. 36. - № 1. - С. 59-80.
41. О способах построения кодов с суммированием с минимальным общим числом необнаруживаемых искажений в информационных векторах / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, Д. А. Никитин // Известия Петербургского университета путей сообщения. - 2014. - № 1. - С. 82-91.
42. Efanov D. Sum Code Formation with Minimum Total Number of Undetectable Errors in Data Vectors / D. Efanov, Val. Sapozhnikov, Vl. Sapozhnikov, D. Nikitin // Proceedings of 13 th IEEE East-West Design & Test Symposium (EWDTS`2015), Batumi, Georgia, September 26-29, 2015. - Рp. 141-148.
43. Сапожников Вал. В. Модульно взвешенный код с суммированием для систем технического диагностирования / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, Д. А. Никитин // Информатика и системы управления. - 2015. - № 3. - С. 53-62.
44. Saposhnikov Val. New Code for Fault Detection in Logic Circuits / Val. Saposhnikov, Vl. Saposhnikov // Proc. 4th Int. Conf. on Unconventional Electromechanical and Electrical Systems, St. Petersburg, Russia, June 21-24, 1999. - Pp. 693-696.
45. Мехов В. Б. Контроль комбинационных схем на основе кодов с суммированием взвешенных переходов / В. Б. Мехов, Вал. В. Сапожников, Вл. В. Сапожников // Известия Петербургского университета путей сообщения. - 2006. - № 2. - С. 126-126.
46. Мехов В. Б. Построение тестов для взвешенных кодов / В. Б. Мехов // Автоматика и телемеханика железных дорог России. Новая техника и новые технологии : сб. науч. трудов ; ред. Вл. В. Сапожников. - СПб. : Петербургский гос. ун-т путей сообщения, 2007. - С. 81-89.
47. Mehov V. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits / V. Mehov, Val. Saposhnikov, Vl. Sapozhnikov, D. Urganskov // Proceedings of 7th IEEE East-West Design & Test Workshop (EWDTW`2007), Erevan, Armenia, September 25-30, 2007. - Рp. 21-26.
48. Мехов В. Б. Контроль комбинационных схем на основе модифицированных кодов с суммированием / В. Б. Мехов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2008. - № 8. - С. 153-165.
49. Сапожников Вал. В. Свойства кодов с суммированием взвешенных переходов с прямой последовательностью весовых коэффициентов / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, В. В. Дмитриев // Информатика и системы управления. - 2014. - № 4. - С. 77-88.
50. Дмитриев В. В. Применение кода с суммированием с взвешенными переходами для построения систем функционального контроля / В. В. Дмитриев, Д. В. Ефанов, М. Р. Черепанова // Интеллектуальные системы на транспорте : сб. материалов V МНПК «ИнтеллектТранс-2015» ; под ред. д-ра техн. наук, проф. А. А. Корниенко. - СПб. : ФГБОУ ВПО ПГУПС, 2015. - С. 305-311.
51. Sapozhnikov Val. Optimum Sum Codes, That Effectively Detect the Errors of Low Multiplicities / Val. Sapozhnikov, Vl. Sapozhnikov, D. Efanov, V. Dmitriev, M. Cherepanova // Radioelectronics & Informatics. - 2015. - № 1. - Pp. 17-22.
52. Collection of Digital Design Benchmarks. - URL : http://ddd.fi t.cvut.cz/prj/Benchmarks.
53. Yang S. Logic Synthesis and Optimization Benchmarks / S. Yang // Technical Report, MCNC, Dec. 1988, published at 1989 MCNC International Workshop on Logic Synthesis.
54. Benchmarks : LGSynth89. - URL : http://www.cbl.ncsu.edu:16080/benchmarks/LG- Synth89/mlexamples/.
55. Yang S. Logic Synthesis and Optimization Benchmarks : User Guide : Version 3.0 / S. Yang. - Microelectronics Center of North Carolina (MCNC), 1991. - 88 p.
56. SIS : A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, A. Sangiovanni-Vincentelli // Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992. - 45 p.
57. Гессель М. Построение самотестируемых и самопроверяемых комбинационных устройств со слабонезависимыми выходами / М. Гессель, Е. С. Согомонян // Автоматика и телемеханика. - 1992. - № 8. - С. 150-160.
58. Гессель М. Исследование комбинационных самопроверяемых устройств с независимыми и монотонно независимыми выходами / М. Гессель, А. А. Морозов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 1997. - № 2. - С. 180-193.
59. Morosow A. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs / A. Morosow, Val. V. Sapozhnikov, Vl. V. Sapozhnikov, M. Goessel // VLSI Design. - 1998. - Vol. 5. - Issue 4. - Pp. 333-345.
