Для построения современных систем железнодорожной автоматики и телемеханики все чаще используется микроэлектронная и микропроцессорная техника, в том числе программируемые логические интегральные схемы (FPGA). В данной работе описывается подход к построению отказоустойчивых систем автоматики со встроенными средствами функционального контроля. Систему функционального контроля предлагается организовывать на базе кодов с суммированием единичных информационных разрядов. В статье приводятся свойства кодов с суммированием единичных информационных разрядов по обнаружению различных видов ошибок на выходах арифметико-логических устройств FPGA.
железнодорожная автоматика и телемеханика, надежность, безопасность, система функционального контроля, коды с суммированием, код Бер
1. Станционные системы автоматики и телемеханики : учеб. для вузов ж.-д. транс-порта / Вл. В. Сапожников, Б. Н. Елкин, И. М. Кокурин и др. ; под ред. Вл. В. Сапожникова. - Москва : Транспорт, 1997. - 432 с.
2. Никитин А. Б. Тенденции развития электрической централизации и компьютерных систем оперативного управления движением поездов на станциях / А. Б. Никитин, С. В. Бушуев // Транспорт Урала. - 2006. - № 2. - С. 14-18.
3. Микропроцессорные системы централизации : учебник для техникумов и колледжей железнодорожного транспорта / Вл. В. Сапожников, В. А. Кононов, С. А. Куренков, А. А. Лыков, О. А. Наседкин, А. Б. Никитин, А. А. Прокофьев, М. С. Трясов ; под ред. Вл. В. Сапожникова. - Москва : ГОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2008. - 398 с.
4. Theeg G., Vlasenko S. Railway Signalling & Interlocking - International Compendium, Eurailpress, 2009, 448 p.
5. Корниенко А. А. Интеллектуальные компьютерные системы оперативного управления движением поездов на станциях / А. А. Корниенко, А. Б. Никитин, А. Д. Хомоненко // Известия Петербургского университета путей сообщения. - 2012. - № 2. - С. 116-119.
6. Кононов В. А. Основы проектирования электрической централизации промежуточных станций : учеб. пособие / В. А. Кононов, А. А. Лыков, А. Б. Никитин. - Москва : ФГБОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2013. - 348 с.
7. Анализ состояния безопасности движения поездов, надежности работы систем и устройств ЖАТ в хозяйстве автоматики и телемеханики в 2013 году / ОАО «Российские железные дороги», Управление автоматики и телемеханики Центральной дирекции инфраструктуры. - Москва, 2014. - 174 с.
8. Сапожников В. В. Теоретические основы железнодорожной автоматики и телемеханики : учебник для вузов ж.-д. транспорта / Вал. В. Сапожников, Ю. А. Кравцов, Вл. В. Сапожников ; под. ред. Вал. В. Сапожникова. - Москва : ГОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2008. - 394 с.
9. Гавзов Д. В. Методы обеспечения безопасности дискретных систем / Д. В. Гавзов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 1994. - № 8. - С. 3-50.
10. Лисенков В. М. Статистическая теория безопасности движения поездов / В. М. Лисенков. - Москва : ВИНИТИ РАН, 1999. - 322 с.
11. Лисенков В. М. Цели, принципы и методы технического регулирования на железнодорожном транспорте / В. М. Лисенков // Транспорт Российской Федерации. - 2009. - № 5. - С. 42-45.
12. Lach J., Mangione-Smith W. H., Potkonjak M. Low Overhead Fault-Tolerant FPGA Systems, IEEE Transactions on Very Scale Integration (VLSI) Systems, 1998, vol. 6, issue 2, pp. 212-221.
13. Уваров С. С. Проектирование реконфигурируемых отказоустойчивых систем на плис с резервированием на уровне ячеек / С. С. Уваров // Автоматика и телемеханика. - 2007. - № 9. - С. 176-189.
14. Navabi Z. Digital System Test and Testable Design: Using HDL Models and Architectures, Springer Science+Business Media, LLC 2011, 435 p.
15. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source), Information Science Reference, Hershey, N. Y., IGI Global, 2011, 578 p.
16. Chandra V., Verma M. R. A Fail-Safe Interlocking System for Railways, IEEE Design & Test of Computers, 1991, vol. 8, issue 1, pp. 58-66.
17. Chandra V., Kumar K. V. Reliability and Safety Analysis of Fault Tolerant and Fail-Safe Node for Use in Railway Signalling System, Elsevier Journal on Reliability Engineering and system, 1997, vol. 57, issue 2, pp. 177-183.
18. Dobiáš R., Kubátová H. FPGA Based Design of Railway’s Interlocking Equipment, Proceedings of EUROMICRO Symposium on Digital System Design, 2004, pp. 467-473.
19. Kubalík P., Fišer P., Kubátová H. Fault Tolerant System Design Method Based on Self-Checking Circuits, Proceeding of 12th International On-Line Testing Symposium 2006 (IOLTS’06), Lake of Como, Italy, pp.185-186.
20. Salewsky F., Taylor A. Fault Handing in FPGAs and Microcontrollers in Safety-Critical Embedded Applications: A Comparative Survey. Proceedings of 10th Euromicro Conference on Digital System Design Architectures, Methods and Tools (DSD`2007), 2007, pp. 124-131.
21. Dobiáš R., Konarski J., Kubátová H. Dependability Evaluation of Real Railway Interlocking Device, Proceedings of 11th Euromicro Conference on Digital System Design. Los Alamitos, IEEE Computer Society, 2008, pp. 228-233.
22. Sasaki E., Hondo S., Ebuchi T. SAINT Integrated Signaling System with High Reliability and Safety, Hitachi Review, 2008, vol. 57, issue 1, pp. 41-45.
23. Chakraborty A. Fault Tolerant Fail Safe System for Railway Signalling, Proceedings of the World Congress on Engineering and Computer Science (WCECS 2009), USA San Francisco, vol. II, October 20-22, 2009.
24. Кабецкий А. Г. Методы и инструментальные средства построения логических устройств электрической централизации на базе программируемых логических интегральных схем / А. Г. Кабецкий, Д. С. Марков // Известия Петербургского университета путей сообщения. - 2010. - № 2. - С. 168-173.
25. Yildirim U., Durmuş M. S., Söylemez M. T. Fail-Safe Signalization and Interlocking Design for a Railway Yard: An Automation Petri Net Approach, Procedings of 7th International Symposium on Intelligent and Manufacturing Systems (IMS 2010), Sarajevo, Bosnia Herzegovina, September 15-17, 2010, pp. 461-470.
26. Пархоменко П. П. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства) / П. П. Пархоменко, Е. С. Согомонян. - Москва : Энергоатомиздат, 1981. - 320 с.
27. Nicolaidis M., Zorian Y. On-Line Testing for VLSI - А Compendium of Approaches, Journal of Electronic Testing: Theory and Applications, 1998, issue 12, pp. 7-20.
28. Jha N. K. Totally Self-Checking Checker Designs for Bose-Lin, Bose and Blaum Codes. IEEE Trans. Computer-Aided Design, vol. CAD-10, February 1991, pp. 136-143.
29. Touba N. A., McCluskey E. J. Logic Synthesis of Multilevel Circuits with Concurrent Error Detection, IEEE Trans. Computer-Aided Design of Integrated Circuits and System, vol. 16, July 1997, pp. 783-789.
30. Сапожников Вал. В. Основы технической диагностики / Вал. В. Сапожников, Вл. В. Сапожников. - Москва : Маршрут, 2004. - 318 с.
31. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications, New Jersey: John Wiley & Sons, 2006, 720 p.
32. Lala P. K. Self-Checking and Fault-Tolerant Digital Design, University of Arkansas, 2001, 216 p.
33. Согомонян Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. - Москва : Радио и связь, 1989. - 208 с.
34. Сапожников Вал. В. Самопроверяемые дискретные устройства / Вал. В. Сапожников, Вл. В. Сапожников. - Санкт-Петербург : Энергоатомиздат, 1992. - 224 с.
35. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors, Journal of Electronic Testing: Theory and Applications, 1994, issue 5, pp. 19-28.
36. Morosow A, Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs, VLSI Design, 1998, vol. 5, issue 4, pp. 333-345.
37. Saposhnikov V. V., Morosov A., Saposhnikov Vl. V., Göessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits, Journal of Electronic Testing: Theory and Applications, 1998, vol. 12, issue 1-2, pp. 41-53.
38. Сапожников Вал. В. Метод построения комбинационных самопроверяемых устройств с обнаружением всех одиночных неисправностей / Вал. В. Сапожников, Вл. В. Сапожников, М. Гессель, А. А. Морозов // Электронное моделирование. - 1998. - Т. 20, № 6. - С. 70-80.
39. Matrosova A. Yu., Levin I., Ostanin S. A. Self-Checking Synchronous FSM Network Design with Low Overhead, VLSI Design, 2000, vol. 11, issue 1, pp. 47-58.
40. Berger J. M. А Note on Error Detecting Codes for Asymmetric Channels, Information and Control, 1961, vol. 4, issue 1, pp. 68-73.
41. Блюдов А. А. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Электронное моделирование. - 2012. - Т. 34, № 6. - С. 17-29.
42. Ефанов Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162.
43. Сапожников Вал. В. Предельные свойства кода с суммированием / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия Петербургского университета путей сообщения. - 2010. - № 3. - С. 290-299.
44. Ефанов Д. В. Применение кода с суммированием в системах технической диагностики и мониторинга устройств железнодорожной автоматики и телемеханики : дис. … канд. техн. наук / Д. В. Ефанов. - Санкт-Петербург, 2010. - 192 с.
45. Сапожников Вал. В. Применение кодов Бергера и Хэмминга в схемах функционального контроля / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов, А. А. Блюдов // Известия Петербургского университета путей сообщения. - 2013. - № 2. - С. 168-182.
46. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Blyudov A. On the Problem of Selection of Code with Summation for Combinational Circuit Test Organization, Proceedings of 11th IEEE East-West Design & Test Symposium (EWDTS`2013), Rostov-on-Don, Russia, September 27-30, 2013, pp. 261-266.
47. Сапожников Вал. В. Об использовании свойств кодов с суммированием по обнаружению монотонных ошибок в системах функционального контроля комбинационных схем / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. - 2014. - № 3. - С. 76-88.
48. Слабаков Е. В. Самопроверяемые вычислительные устройства и системы (обзор) / Е. В. Слабаков, Е. С. Согомонян //Автоматика и телемеханика. - 1981. - № 11. - С. 147-167.
49. Bose B., Lin D. J. Systematic Unidirectional Error-Detection Codes, Proceedings of IEEE Trans. Comput. 1985, vol. C-34, November, pp. 1026-1032.
50. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes, Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995, 111 p.
51. Kavousianos X., Nikolos D. Novel TSC Checkers for Bose-Lin and Bose Codes, Proceedings of 3ed IEEE Int. On-Line Testing Workshop, July 6-8, 1998, Capry, Italy, рр. 172-176.
52. Das D., Touba N. A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes, Journal of Electronic Testing: Theory and Applications, 1999, vol. 15, issue 1-2, pp. 145-155.
53. Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes, Proceedings of 23rd IEEE VLSI Test Symposium (VTS’05), 2005, pp. 315-320.
54. Blyudov A. A. On the Synthesis of Test Equipment for Modulo Codes with Summation, Proceedings of Petersburg Transport University, 2013, № 1, pp. 53-58.
55. Блюдов А. А. Коды с суммированием для организации контроля комбинационных схем / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2013. - № 6. - С. 153-164.
56. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Blyudov A. On the Problem of Selection of Code with Summation for Combinational Circuit Test Organization, Proceedings of 11th IEEE East-West Design & Test Symposium (EWDTS`2013), Rostov-on-Don, Russia, September 27-30, 2013, pp. 261-266.
57. Блюдов А. А. Исследование модифицированных кодов с суммированием в системах технической диагностики и обработки информации в устройствах железно- дорожной автоматики и телемеханики : дис. … канд. техн. наук / А. А. Блюдов. - Санкт-Петербург, 2013. - 230 с.
58. Блюдов А. А. О кодах с суммированием единичных разрядов в системах функционального контроля / А. А. Блюдов, Д. В. Ефанов, Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 2014. - № 8. - С. 131-145.
59. Yang S. Logic Synthesis and Optimization Benchmarks User guide: Version 3.0, Technical report Microelectronics Center of North Carolina, P. O. Box 12889, Research Triangle Park, NC 27709, January 15, 1991, 44 p.
60. Benchmarks: LGSynth89. - URL : http://www.cbl.ncsu.edu:16080/benchmarks/LGSynth89/mlexamples.
61. Gopalakrishan P., Rutenbar R. A. Direct Transistor-Level Layout for Digital Blocks, Boston, Kluwer Academic Pubishers, 2004, 125 p.
