Рассматривается процесс синтеза асинхронных RS- и JK-триггеров, а также синхронного JK-триггера как конечных автоматов. Особое внимание уделяется моделированию работы JK-триггера. Представлены две версии реализации JK-триггера в виде принципиальной схемы в программе Multisim и в виде описания на языке Verilog.
RS-, JK-триггеры, синтез триггеров, теория конечных автоматов
1. Сапожников Вал. В. Теория дискретных устройств железнодорожной автоматики и телемеханики / Вал. В. Сапожников, Ю. А. Кравцов, Вл. В. Сапожников. - Москва : УМК МПС РФ, 2001. - 312 с.
2. Сапожников Вал. В. Синтез синхронных автоматов по заданной временной вход-выходной последовательности / Вал. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. - Санкт-Петербург : ПГУПС, 2010. - 28 с.
3. Сапожников Вал. В. О синтезе конечных автоматов с исключением опасных отказов / Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 1972. - № 8. - С. 93-99.
4. Сапожников Вал. В. Синтез асинхронных конечных автоматов с обнаружением отказов / Вал. В. Сапожников, Вл. В. Сапожников, В. Г. Трохов // Автоматика и телемеханика. - 1977. - № 4. - С. 139-148.
5. Сапожников Вал. В. Синтез полностью самоконтролирующихся асинхронных автоматов / Вал. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. - 1979. - № 1. - С. 154-166.
6. Поспелов Д. А. Логические методы анализа и синтеза схем / Д. А. Поспелов. - Москва : Энергия, 1974. - 368 с. : ил.
7. Volnei A. Pedroni Digital Electronics and Design with VHDL, Morgan Kaufmann, 2008, 329 p.
8. Kubalík P., Dobiáš R., Kubátová H. Dependable Design for FPGA based on Duplex System and Reconfi guration. In Proc. of 9th Euromicro Conference on Digital System Design, Los Alamitos, IEEE Computer Society, 2006, pp. 139-145.
9. Kubalík P., Fišer P., Kubátová H. Fault Tolerant System Design Method Based on Self-Checking Circuits, Proceeding of 12th International On-Line Testing Symposium 2006 (IOLTS’06), Lake of Como, Italy, pp. 185-186.
10. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source), Information Science Reference, Hershey, N. Y., IGI Global, 2011, 578 p.
11. Young Park, Yong Hyeon Cho, Kiwon Lee, Hosung Jung, Hyungchul Kim, Samyoung Kwon, Hyunjune Park Development of an FPGA-based Online Condition Monitoring System for Railway Catenary Application, 8th World Congress on Railway Research, Korea Railroad Research Institute, Uiwang-City, Republic of Korea, 2008.
12. Radek Dobias, Hana Kubatova FPGA Based Design of the Railway’s Interlocking Equipments, Department of Computer Science and Engineering, Czech Technical University Prague, 2004.
13. R. Ramachandran, J. Thomas Joseph Prakash. FPGA Based SOC for Railway Level crossing Management System. International Journal of Soft Computing and Engineer-ing (IJSCE), ISSN: 2231-2307, vol.-2, issue-3, July 2012.
14. Гоман Е. А. Микропроцессорные средства ЖАТ по технологии «высокой заводской готовности» / Е. А. Гоман, С. И. Фурсов, Ю. А. Федоркин // Автоматика, связь, информатика. - 2014. - № 4. - С. 19-20.
