Российский университет транспорта (МИИТ) (Кафедра «Автоматика, телемеханика и связь на железнодорожном транспорте», Профессор)
ООО «НИПИ «ТрансСтройбезопасность» (Заместитель генерального директора по научно-исследовательской работе)
Ташкентский государственный транспортный университет (Кафедра «Автоматика и телемеханика», Профессор)
Россия
Россия
УДК 681.518.5 Системы автоматического контроля и технической диагностики
Рассматриваются особенности кодов с суммированием весовых коэффициентов разрядов информационных векторов в кольце вычетов по произвольному модулю. Установлены характеристики обнаружения ошибок данным классом кодов и некоторые закономерности, связанные с использованием конкретных значений модулей и весовых коэффициентов. Показано, что число различных взвешенных кодов с суммированием ограничено, однако существует большое число способов их построения для каждого значения числа разрядов в информационных векторах. Приводится алгоритм получения разрядов контрольных векторов рассматриваемых кодов, примеры их построения, описан способ подсчета числа необнаруживаемых ошибок в информационных векторах. Определены свойства кодов с суммированием весовых коэффициентов информационных векторов в кольце вычетов по произвольному модулю, учет которых может быть полезен при решении задач технической диагностики, синтеза самопроверяемых и отказоустойчивых цифровых устройств и устройств с контролепригодными структурами. Описан подход к синтезу кодеров любых взвешенных кодов с суммированием на основе сумматоров двоичных чисел по установленному модулю. Приводятся некоторые результаты экспериментов по анализу обнаруживающих способностей рассматриваемых кодов в схемах встроенного контроля тестовых комбинационных устройств. Полученные в работе результаты носят универсальный характер и не ориентированы на применение только с одной элементной базой реализуемых устройств, что делает их полезными не только в настоящее время, но и в будущем.
отказоустойчивые цифровые системы, контролепригодные устройства, самопроверяемые схемы встроенного контроля, код с суммированием, взвешенный код с суммированием, суммирование в кольце вычетов по произвольному модулю, обнаружение ошибок в информационных разрядах, свойства взвешенного кода с суммированием
1. Сапожников В.В., Сапожников Вл.В., Христов Х.А., Гавзов Д.В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики. - Под ред. Вл.В. Сапожникова. - М.: Транспорт, 1995, 272 с.
2. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). - Information Science Reference, Hershey - New York, IGI Global, 2011, 578 p.
3. Drozd O., Sachenko A., Hiromoto R., Zashcholkin K., Drozd M. Particularities of Sync Monitoring in FPGA Components of Safety-Related Systems // Proceedings of 11th IEEE Interna-tional Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS’2021), Vol. 2, Cracow, Poland, September 22-25, 2021, pp. 979-983, doi: ???.
4. Hahanov V., Chumachenko S., Litviniva E., Khakhanova H. Vector Simulation of Logic Faults Based on XOR-Relations // Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applica-tions (IDAACS’2021), Vol. 2, Cracow, Poland, September 22-25, 2021, pp. 1041-1044, doi: ???.
5. Сапожников Вл.В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. - М.: Наука, 2021, 229 с.
6. McCluskey E.J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. - New Jersey: Prentice Hall PTR, 1986, 549 p.
7. Abramovici M., Breuer M.A., Friedman A.D. Digital System Testing and Testable Design. - Computer Science Press, 1998, 652 p.
8. Lala P.K. Self-Checking and Fault-Tolerant Digital Design. - San Francisco: Morgan Kaufmann Publishers, 2001, 216 p.
9. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. - John Wiley & Sons, 2006, 720 p.
10. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concur-rent Checking: Edition 1. - Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
11. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Том 1: Классические коды Бергера и их модификации. - М.: Наука, 2020, 383 с.
12. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Том 2: Взвешенные коды с суммированием. - М.: Наука, 2021, 455 с.
13. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Infor-mation and Control. - 1961. - Vol. 4. - Issue 1. - Pp. 68-73. - DOI:https://doi.org/10.1016/S0019-9958(61)80037-5.
14. Berger J.M. A Note on Burst Detection Sum Codes // Information and Control. - 1961. - Vol. 4. - Issue 2-3. - Pp. 297-299. - DOI:https://doi.org/10.1016/S0019-9958(61)80024-7.
15. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA, 1999, pp. 370-376, doi:https://doi.org/10.1109/VTEST.1999.766691.
16. Das D., Touba N.A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Test-ing Workshop (IOLTW), Spain, Palma de Mallorca, July 3-5, 2000, pp. 171-176, doi:https://doi.org/10.1109/OLT.2000.856633.
17. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. - М.: Радио и связь, 1989, 208 с.
18. Sogomonyan E.S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // Journal of Electronic Testing: Theory and Applications. - 1993. - Vol. 4. - Issue 4. - Pp. 267-281. - DOI:https://doi.org/10.1007/BF00971975.
19. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications. - 1994. - Vol. 5. - Issue 5. - Pp. 19-28. - DOI:https://doi.org/10.1007/BF00971960.
20. Morosow A, Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. Self-Checking Com-binational Circuits with Unidirectionally Independent Outputs // VLSI Design. - 1998. - Vol. 5. - Issue 4. - Pp. 333-345. - DOI:https://doi.org/10.1155/1998/20389.
21. Matrosova A.Yu., Levin I., Ostanin S.A. Self-Checking Synchronous FSM Network Design with Low Overhead // VLSI Design. - 2000. - Vol. 11. - Issue 1. - Pp. 47-58. - DOI:https://doi.org/10.1155/2000/46578.
22. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs // Automatic Control and Computer Sciences. - 2020. - Vol. 54. - Issue 4. - Pp. 279-290. - DOI:https://doi.org/10.3103/S0146411620040045.
23. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Взвешенные коды с суммированием для организации контроля логических устройств // Электронное моделирование. - 2014. - Том 36. - №1. - С. 59-80.
24. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices // Automatic Control and Computer Sciences. - 2019. - Vol. 53. - Issue 1. - Pp. 1-11. - DOI:https://doi.org/10.3103/S0146411619010061.
25. Дмитриев В.В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // Известия Петербургского университета путей сообщения. - 2015. - №3. - С. 119-129.
26. Mehov V., Saposhnikov V., Sapozhnikov Vl., Urganskov D. Concurrent Error Detec-tion Based on New Code with Modulo Weighted Transitions between Information Bits // Proceed-ings of 7th IEEE East-West Design & Test Workshop (EWDTWʼ2007), Erevan, Armenia, Sep-tember 25-30, 2007, pp. 21-26.
27. Мехов В.Б., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика. - 2008. - №8. - С. 153-165.
28. Efanov D., Sapozhnikov V., Sapozhnikov Vl. On One Method of Formation of Opti-mum Sum Code for Technical Diagnostics Systems // Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS’2016), Yerevan, Armenia, October 14-17, 2016, pp. 158-163, doi:https://doi.org/10.1109/EWDTS.2016.7807633.
29. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Коды с суммированием с фиксированными значениями кратностей, обнаруживаемых монотонных и асимметричных ошибок для систем технического диагностирования // Автоматика и телемеханика. - 2019. - №6. - С. 121-141.
30. Efanov D.V., Pashukov A.V. The Weight-Based Sum Codes in the Residue Ring by Arbitrary Modulus for Synthesis of Self-Checking Digital Computing Systems // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS’2021), Batumi, Georgia, September 10-13, 2021, pp. 170-179, doi:https://doi.org/10.1109/EWDTS52692.2021.9581032.
31. Закревский А.Д. Поттосин Ю.В., Черемисинова Л.Д. Логические основы проектирования дискретных устройств. - М.: Физматлит, 2007, 592 с.
32. Сапожников В.В., Сапожников Вл.В., Ургансков Д.И. Универсальные структуры двоичных счетчиков единиц по произвольному модулю счета // Электронное моделирование. - 2002. - Т.24. - №4. - С. 65-81.
33. Сапожников В.В., Сапожников Вл.В., Ургансков Д.И. Блочная структура двоичного счетчика единиц по произвольному модулю счета // Электронное моделирование. - 2005. - Т.27. - №4. - С. 65-81.
34. Saposhnikov V.V., Saposhnikov Vl.V., Urganskov D.I. Composite Structure of Binary Counter of Ones Arbitrary Modulo // Proceedings of East-West Design & Test Workshop (EWDTWʼ05), 15-19 September 2005, Odessa, Ukraine, pp. 102-106.
35. Saposhnikov V.V., Saposhnikov Vl.V., Urganskov D.I. Multistage Regular Structure of Binary Counter of Ones Arbitrary Modulo // Proceedings of East-West Design & Test Workshop (EWDTWʼ06), 15-19 September 2006, Sochi, Russia, pp. 287-290.
36. Супрун В.П., Дорожинский А.Л. Сумматор по модулю пять. - Авторское свидетельство СССР № 1388850, SU 1803911 А1, 1986, 3 с.
37. Авгуль Л.Б. Сумматор по модулю семь. - Авторское свидетельство РФ RU 2028660 C1, опубликовано 09.02.1995, подано 21.05.1992, 7 с.
38. Suprun V.P., Gorodecky D.A. Realization of Addition and Multiplication Operations in Unitary Codes // Automatic Control and Computer Sciences. - 2010. - Vol. 44. - Issue 5. - Pp. 292-301. - DOI:https://doi.org/10.3103/S014641161005007X.
39. Suprun V.P. Single-Level Schematic Realization of Basic Operations of Modular Arithmetic in Unitary Codes // Automatic Control and Computer Sciences. - 2011. - Vol. 45. - Is-sue 2. - Pp. 70-79. - DOI:https://doi.org/10.3103/S0146411611020088.
40. Дрозд А.В., Харченко В.С., Антощук С.Г., Дрозд Ю.В., Дрозд М.А., Сулима Ю.Ю. Рабочее диагностирование безопасных информационно-управляющих систем / Под ред. А.В. Дрозда и В.С. Харченко. - Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2012, 614 с.
41. Балака Е.С., Городецкий Д.А., Рухлов В.С., Щелоков А.Н. Разработка высокоскоростных сумматоров по модулю на базе комбинационных сумматоров с параллельным переносом // Известия ЮФУ. Технические науки. - 2016. - №6. - С. 158-169.
42. Intel® Quartus® Prime Download - Intel® Quartus® Prime Software. - Электронный ресурс. [Режим доступа: https://www.intel.ru/content/www/ru/ru/software/programmable/quartus-prime/download. html, дата обращения: 08.11.2021].
43. Хаханов В.И., Литвинова Е.И., Гузь О.А. Проектирование и тестирование цифровых систем на кристаллах. - Харьков: ХНУРЭ, 2009, 484 с.
44. Navabi Z. Digital System Test and Testable Design: Using HDL Models and Archi-tectures. - Springer Science+Business Media, LLC 2011, 435 p.
45. MAX II Device Handbook, Volume 1. - Altera Corporation, 2007, 107 p.
46. ПЛИС семейcтва MAX II. - Электронный ресурс. [Режим доступа: http://altera.ru/plis-max-II.html, дата обращения: 08.11.2021].
47. Collection of Digital Design Benchmarks [http:// ddd.fit.cvut.cz/www/prj/Benchmarks/].
48. SIS: A System for Sequential Circuit Synthesis / E.M. Sentovich, K.J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P.R. Stephan, R.K. Brayton, A. Sangiovanni-Vincentelli // Electronics Research Laboratory, Department of Electrical Engineer-ing and Computer Science, University of California, Berkeley, 4 May 1992, 45 p.
49. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011, pp. 411-416, doi:https://doi.org/10.1109/EWDTS.2011.6116606.
50. Drozd O., Rucinski A., Zashcholkin K., Martynyuk O., Drozd J. Resilient Develop-ment of Models and Methods in Computing Space // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS’2021), Batumi, Georgia, September 10-13, 2021, pp. 70-75, doi:https://doi.org/10.1109/EWDTS52692.2021.9581002.
