Российский университет транспорта (МИИТ) (Кафедра «Автоматика, телемеханика и связь на железнодорожном транспорте», Профессор)
ООО «НИПИ «ТрансСтройбезопасность» (Заместитель генерального директора по научно-исследовательской работе)
Ташкентский государственный транспортный университет (Кафедра «Автоматика и телемеханика», Профессор)
Россия
Россия
Беларусь
Беларусь
УДК 004.052.32 Контроль неисправностей
Предложен способ построения двухмодульных кодов с суммированием, пригодных для решения задач синтеза самопроверяемых цифровых вычислительных устройств и систем, а также технических средств их диагностирования. При построении кода множество информационных символов разбивается на два подмножества и образуются отдельные векторы, для которых осуществляется подсчет суммарного веса по заранее установленному модулю. Предварительно в каждом из выделенных векторов осуществляется взвешивание одного из информационных символов весовым коэффициентом из натурального ряда. Получаемые при различных значениях весовых коэффициентов и модулей определения суммарного веса коды образуют отдельное семейство равномерных двоичных кодов с фиксированным числом проверочных символов. В статье приведен пример построения кода с суммированием в кольце вычетов по модулю M = 4. Использование этого модуля дает возможность построения двухмодульного кода с k = 4 проверочными символами для любого значения числа информационных символов m. С увеличением значения m будет существенно изменяться соотношение между числом информационных и проверочных символов, а сам строящийся код будет иметь низкую избыточность. Это важно при использовании рассматриваемого класса кодов при построении цифровых устройств. Установлены ранее неизвестные свойства рассматриваемого класса кодов с суммированием, учет которых целесообразен при решении задач синтеза и технической диагностики цифровых устройств.
контролепригодные системы, самопроверяемые системы, код с суммированием, код Бергера, взвешенный код с суммированием, обнаружение ошибок в информационных векторах, необнаруживаемая ошибка, обнаружение монотонных ошибок, свойства кода
1. Lala P. K. Self-Checking and Fault-Tolerant Digital Design / P. K. Lala. - San Francisco: Morgan Kaufmann Publishers, 2001. - 216 p.
2. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels / J. M. Berger // Information and Control. - 1961. - Vol. 4. - Iss. 1. - Pp. 68-73. - DOI:https://doi.org/10.1016/S0019-9958(61)80037-5.
3. Ryan W. E. Channel Codes: Classical and Modern / W. E. Ryan, S. Lin. - Cambridge University Press, 2009, 708 р.
4. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications / E. Fujiwara // John Wiley & Sons. - 2006. - 720 p.
5. Berger J. M. A Note on Burst Detection Sum Codes / J. M. Berger // Information and Control. - 1961. - Vol. 4. - Iss. 2-3. - Pp. 297-299. - DOI:https://doi.org/10.1016/S0019-9958(61)80024-7.
6. Das D. Weight-Based Codes and Their Application to Concurrent Error Detection of Mul-tilevel Circuits / D. Das, N. A. Touba // Proceedings of 17th IEEE Test Symposium, California. - USA, 1999. - Pp. 370-376. - DOI:https://doi.org/10.1109/VTEST.1999.766691.
7. Дмитриев В. В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем / В. В. Дмитриев // Известия Петербургского университета путей сообщения. - 2015. - № 3. - С. 119-129.
8. Сапожников В. В. Взвешенные коды с суммированием для организации контроля логических устройств / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. - 2014. - Т. 36. - № 1. - С. 59-80.
9. Efanov D. V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices / D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhnikov // Auto-matic Control and Computer Sciences. - 2019. - Vol. 53. - Iss. 1. - Pp. 1-11. - DOI:https://doi.org/10.3103/S0146411619010061.
10. Das D. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes / D. Das, N. A. Touba, M. Seuring et al. // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3-5, 2000. - Pp. 171-176. - DOI:https://doi.org/10.1109/OLT.2000.856633.
11. Сапожников В. В. Универсальные структуры двоичных счетчиков единиц по произвольному модулю счета / В. В. Сапожников, Вл. В. Сапожников, Д. И. Ургансков // Электронное моделирование. - 2002. - Т. 24. - № 4. - С. 65-81.
12. Сапожников В. В. Блочная структура двоичного счетчика единиц по произволь-ному модулю счета / В. В. Сапожников, Вл. В. Сапожников, Д. И. Ургансков // Электронное моделирование. - 2005. - Т. 27. - № 4. - С. 65-81.
13. Saposhnikov V. V. Composite Structure of Binary Counter of Ones Arbitrary Modulo / V. V. Saposhnikov, Vl. V. Saposhnikov, D. I. Urganskov // Proceedings of East-West Design & Test Workshop (EWDTWʼ05), 15-19 September 2005, Odessa, Ukraine. - Pp. 102-106.
14. Saposhnikov V. V. Multistage Regular Structure of Binary Counter of Ones Arbitrary Modulo / V. V. Saposhnikov, Vl. V. Saposhnikov, D. I. Urganskov // Proceedings of East-West De-sign & Test Workshop (EWDTWʼ06), 15-19 September 2006, Sochi, Russia. - Pp. 287-290.
15. Lin S.-H. VLSI Design of Diminished-One Modulo 2n + 1 Adder Using Circular Carry Selection / S.-H. Lin, M.-H. Sheu // IEEE Transactions on Circuits and Systems II: Express Briefs. - 2008. - Vol. 55. - Iss. 9. - Pp. 897-901. - DOI:https://doi.org/10.1109/TCSII.2008.923413.
16. Bibilo P. N. Automated Design of Modular Arithmetic Devices: Might CAD Replace an Engineer / P. N. Bibilo, D. A. Gorodetskii // Automatic Control and Computer Sciences. - 2009. - Vol. 43. - Iss. 2. - Pp. 63-73. - DOI:https://doi.org/10.3103/S0146411609020023.
17. Suprun V. P. Single-Level Schematic Realization of Basic Operations of Modular Arith-metic in Unitary Codes / V. P. Suprun // Automatic Control and Computer Sciences. - 2011. - Vol. 45. - Iss. 2. - Pp. 70-79. - DOI:https://doi.org/10.3103/S0146411611020088.
18. Тельпухов Д. В. Особенности проектирования модулярных умножителей с помо-щью современных САПР / Д. В. Тельпухов, Р. А. Соловьев, Е. С. Балака и др. // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). - 2016. - № 1. - С. 249-254.
19. Соловьев Р. А. Применение методов модулярной арифметики при разработке ап-паратных реализаций нейронных сетей / Р. А. Соловьев, Д. В. Тельпухов, А. Г. Кустов и др. // Информационные технологии. - 2019. - Т. 25. - № 12. - С. 747-756.
20. Telpukhov D. V. Hardware Implementation of Scaling in Residue Number System in Application to Convolutional Neural Networks / D. V. Telpukhov, R. A. Solovyev, I. A. Mkrtchan // Materials of the International Scientific-Рractical Conference “Infor-mation Innovative Technologies”, Prague, 20-24 April 2020. - Pp. 165-169.
21. Сапожников В. В. Коды с суммированием для систем технического диагности-рования / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. - Т. 1: Класси-ческие коды Бергера и их модификации. - М.: Наука, 2020. - 383 с.
22. Сапожников В. В. Коды с суммированием для систем технического диагностиро-вания / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. - Т. 2: Взвешенные коды с суммированием. - М.: Наука, 2021. - 455 с.
23. Сапожников В. В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах / В. В. Сапожни-ков, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. - 2017. - Т. 39. - № 4. - С. 69-88.
24. Ефанов Д. В. Теория и методы функционального диагностирования логических устройств железнодорожной автоматики и телемеханики на основе использова-ния помехоустойчивых кодов с суммированием: дисc. … д-ра техн. наук / Д. В. Ефанов. - СПб., 2017. - В двух томах: Т. 1: Основное содержание работы. - 316 с. - Т. 2: Приложения. - 112 с.
25. Sogomonyan E. S. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs / E. S. Sogomonyan, M. Gössel // Journal of Electronic Testing: Theory and Applications. - 1993. - Vol. 4. - Iss. 4. - Pp. 267-281. - DOI:https://doi.org/10.1007/BF00971975.
26. Busaba F. Y. Self-Checking Combinational Circuit Design for Single and Unidirection-al Multibit Errors / F. Y. Busaba, P. K. Lala // Journal of Electronic Testing: Theory and Applications. - 1994. - Vol. 5. - Iss. 5. - Pp. 19-28. - DOI:https://doi.org/10.1007/BF00971960.
27. Morosow A. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs / A. Morosow, V. V. Saposhnikov, Vl. V. Saposhnikov et al. // VLSI Design. - 1998. - Vol. 5. - Iss. 4. - Pp. 333-345. - DOI:https://doi.org/10.1155/1998/20389.
28. Göessel M. New Methods of Concurrent Checking: Edition 1 / M. Göessel, V. Ocheretny, E. Sogomonyan et al. - Dordrecht: Springer Science + Business Media B. V., 2008. - 184 p.
29. Matrosova A. Yu. Self-Checking Synchronous FSM Network Design with Low Over-head / A. Yu. Matrosova, I. Levin, S. A. Ostanin // VLSI Design. - 2000. - Vol. 11. - Iss. 1. - Pp. 47-58. - DOI:https://doi.org/10.1155/2000/46578.
30. Mehov V. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits / V. Mehov, V. Saposhnikov, Vl. Sapozhnikov et al. // Proceedings of 7th IEEE East-West Design & Test Workshop (EWDTWʼ2007), Erevan, Armenia, September 25-30, 2007. - Pp. 21-26.
31. Мехов В. Б. Контроль комбинационных схем на основе модифицированных ко-дов с суммированием / В. Б. Мехов, В. В. Сапожников, Вл. В. Сапожников // Ав-томатика и телемеханика. - 2008. - № 8. - С. 153-165.
32. Efanov D. Generalized Algorithm of Building Summation Codes for the Tasks of Technical Diagnostics of Discrete Systems / D. Efanov, V. Sapozhnikov, Vl. Sapozhni-kov // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS’2017), Novi Sad, Serbia, September 29 - October 2, 2017. - Pp. 365-371. - DOI:https://doi.org/10.1109/EWDTS.2017.8110126.
33. Ефанов Д. В. Двухмодульные взвешенные коды с суммированием в кольце вы-четов по модулю M = 4 / Д. В. Ефанов, В. В. Сапожников, Вл. В. Сапожников // Труды СПИИРАН. - 2020. - Т. 19. - № 3. - С. 674-713. - DOI:https://doi.org/10.15622/sp.2020.19.3.8.
34. Efanov D. V. Two-Modulus Codes with Summation of One-Data Bits for Technical Diagnostics of Discrete Systems / D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhni-kov // Automatic Control and Computer Sciences. - 2018. - Vol. 52. - Iss. 1. - Pp. 1-12. - DOI:https://doi.org/10.3103/S0146411618010029.
35. Drozd A. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions / A. Drozd, V. Kharchenko, S. Antoshchuk et al. // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011. - Pp. 411-416. - DOI:https://doi.org/10.1109/EWDTS.2011.6116606.
36. Drozd O. Resilient Development of Models and Methods in Computing Space / O. Drozd, A. Rucinski, K. Zashcholkin et al. // Proceedings of 19th IEEE East-West De-sign & Test Symposium (EWDTS’2021), Batumi, Georgia, September 10-13, 2021. - Pp. 70-75. - DOI:https://doi.org/10.1109/EWDTS52692.2021.9581002.
