Transport automation research Transport automation research Автоматика на транспорте 2412-9186 89062 10.20295/2412-9186-2024-10-03-296-330 ТЕХНИЧЕСКАЯ ДИАГНОСТИКА И КОНТРОЛЕПРИГОДНЫЕ СИСТЕМЫ TECHNICAL DIAGNOSTICS AND CONTROLLABLE SYSTEMS ТЕХНИЧЕСКАЯ ДИАГНОСТИКА И КОНТРОЛЕПРИГОДНЫЕ СИСТЕМЫ Modular sum codes with a sequence of weight coefficients forming a natural number series excluding powers of two МОДУЛЬНЫЕ КОДЫ С СУММИРОВАНИЕМ С ПОСЛЕДОВАТЕЛЬНОСТЬЮ ВЕСОВЫХ КОЭФФИЦИЕНТОВ, ОБРАЗУЮЩЕЙ НАТУРАЛЬНЫЙ РЯД ЧИСЕЛ ЗА ИСКЛЮЧЕНИЕМ СТЕПЕНЕЙ ДВОЙКИ Ефанов Дмитрий Викторович Efanov Dmitriy Viktorovich TrES-4b@yandex.ru

доктор технических наук;

doctor of technical sciences;

 Елина Есения Игоревна Elina Eseniya Igorevna eseniya-elina@mail.ru Санкт-Петербургский политехнический университет Петра Великого Россия Peter the Great Saint Petersburg Polytechnic University Russian Federation Санкт-Петербургский политехнический университет Петра Великого Санкт-Петербург Россия Peter the Great Saint Petersburg Polytechnic University Saint-Petersburg Russian Federation Российский университет транспорта (МИИТ) Москва Россия Russian University of Transport (MIIT) Moscow Russian Federation Ташкентский государственный транспортный университет Ташкент Узбекистан Tashkent State Transport University Tashkent Uzbekistan Институт проблем транспорта им. Н. С. Соломенко Российской Академии наук Россия Institute of Transport Problems named after N. S. Solomenko of the Russian Academy of Sciences Russian Federation Санкт-Петербургский политехнический университет Петра Великого Санкт-Петербург Россия Peter the Great Saint Petersburg Polytechnic University Saint-Petersburg Russian Federation 29 09 2024 29 09 2024 10 3 296 300 29 09 2024 https://atjournal.ru/en/nauka/article/89062/view

В работе приводятся результаты исследований характеристик модульных взвешенных кодов с суммированием, при построении которых используется последовательность, образованная натуральным рядом чисел, за исключением степеней двойки. Учет изученных характеристик целесообразен при разработке дискретных систем и их диагностического обеспечения. Приведены каталоги рассматриваемых кодов, получаемых при использовании модулей M=4, 8, 16, 32, 64. Выбор именно этих модулей обусловлен тем, что при них число проверочных символов в кодовых словах рассматриваемых кодов невелико, что дает возможность внесения наименьшей структурной избыточности при построении дискретных систем и их диагностического обеспечения для получения самопроверяемых, контролепригодных и отказоустойчивых структур. Модульные взвешенные коды с суммированием обнаруживают любые одиночные ошибки при числе информационных символов . Показано, что рассматриваемые коды не обнаруживают меньшее количество ошибок, чем широко известные модульные коды с суммированием единичных разрядов (классические модульные коды с суммированием). С увеличением значения модуля выигрыш в общем числе обнаруживаемых модульными взвешенными кодами ошибок существенно возрастает по сравнению с классическими модульными кодами. Модульные взвешенные коды эффективнее обнаруживают разнонаправленные ошибки с четной кратностью в информационных векторах, содержащие группы искажений {0 → 1, 1 → 0} (симметричные ошибки), чем классические модульные коды с суммированием. Однако модульные взвешенные коды с суммированием хуже справляются с несимметричными ошибками, возникающими в информационных векторах. В эксперименте с тестовыми комбинационными схемами показано, что модульные взвешенные коды с модулем M=4 не обнаруживают большее число ошибок, возникающих на выходах схем, чем классические модульные коды с данным модулем. Несколько лучшими характеристиками обладают модульные взвешенные коды с суммированием с модулем M=8. Однако общей рекомендацией является использование модулей, являющихся степенями двойки, начиная со значения M=16. Увеличение модуля позволяет увеличить и число обнаруживаемых ошибок на выходах тестовых схем вплоть до 100 % покрытия. Модульные взвешенные коды с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел за исключением степеней двойки, могут эффективно использоваться при разработке дискретных систем и их диагностического обеспечения.

The paper presents the results of studies on the characteristics of modular weight-based sum codes, where the sequence is formed by a natural series of numbers excluding powers of two. The consideration of the studied characteristics is advisable when developing discrete systems and their diagnostic support. Catalogs of the considered codes obtained using modules M = 4, 8, 16, 32, and 64 are provided. The choice of these specific modules is due to the fact that the number of check symbols in the codewords of the considered codes is small, which minimizes structural redundancy when constructing discrete systems and their diagnostic support, resulting in self-checking, controllable, and fault-tolerant structures. Modular weight-based sum codes detect all single errors with the number of data symbols . It is also demonstrated that the considered codes detect no fewer errors than the well-known modular sum codes of single digits (classical modular sum codes). As the module value increases, the gain in the tota number of errors detected by the modular weighted codes compared to classical modular codes significantly increases. Modular weighted codes are more effective at detecting multidirectional errors of even multiplicity in data vectors containing groups of distortions {0→1, 1→0} (symmetric errors) than classical modular sum codes. However, modular weight-based sum codes are less effective in handling asymmetric errors occurring in data vectors. In an experiment with test combinational circuits, it was shown that modular weighted codes with a module M = 4 do not detect more errors occurring at circuit outputs than classical modular codes with this module. Modular weight-based sum codes and a module M = 8 have slightly better characteristics. However, a general recommendation is to use modules that are powers of two starting from M = 16. Increasing the module allows for an increase in the number of detectable errors at the outputs of benchmarks, up to 100 % coverage. Modular weight-based sum codes, with a sequence of weight coefficients forming a natural series of numbers excluding powers of two, can be effectively used in the development of discrete systems and their diagnostic support.

 системы технического диагностирования дискретных устройств модульные взвешенные коды с суммированием последовательность весовых коэффициентов натуральный ряд без степеней двойки technical diagnostics systems for discrete devices modular weight-based sum codes sequence of weight coefficients natural series excluding powers of two

Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В. В. Сапожников, Вл. В. Сапожников, Х. А. Христов и др.; под ред. Вл. В. Сапожникова. М.: Транспорт, 1995, 272 с. Metody postroeniya bezopasnyh mikroelektronnyh sistem zheleznodorozhnoy avtomatiki / V. V. Sapozhnikov, Vl. V. Sapozhnikov, H. A. Hristov i dr.; pod red. Vl. V. Sapozhnikova. M.: Transport, 1995, 272 s. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда и В. С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского ХАИ. 2012. 614 с. Rabochee diagnostirovanie bezopasnyh informacionno-upravlyayuschih sistem / A. V. Drozd, V. S. Harchenko, S. G. Antoschuk i dr.; pod red. A. V. Drozda i V. S. Harchenko. Har'kov: Nacional'nyy aerokosmicheskiy universitet im. N. E. Zhukovskogo HAI. 2012. 614 s. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов // М.: Наука, 2021. 229 с. Sapozhnikov Vl. V. Sintez sistem upravleniya dvizheniem poezdov na zheleznodorozhnyh stanciyah s isklyucheniem opasnyh otkazov // M.: Nauka, 2021. 229 s. Функциональная безопасность систем управления на железнодорожном транспорте / И. Б. Шубинский, Е. Н. Розенберг. М.: Инфра-Инженерия, 2023. 360 с. Funkcional'naya bezopasnost' sistem upravleniya na zheleznodorozhnom transporte / I. B. Shubinskiy, E. N. Rozenberg. M.: Infra-Inzheneriya, 2023. 360 s. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011. P. 411–416. DOI: 10.1109/EWDTS.2011.6116606. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011. P. 411–416. DOI: 10.1109/EWDTS.2011.6116606. Hidden Fault Analysis of FPGA Projects for Critical Applications / O. Drozd [et al.] // 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET) (25–29 February 2020, Lviv-Slavsko, Ukraine). IEEE, 2020. P. 142. DOI: 10.1109/TCSET49122.2020.235591. Hidden Fault Analysis of FPGA Projects for Critical Applications / O. Drozd [et al.] // 2020 IEEE 15th International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET) (25–29 February 2020, Lviv-Slavsko, Ukraine). IEEE, 2020. P. 142. DOI: 10.1109/TCSET49122.2020.235591. Гаврилов М. А., Остиану В. М., Потехин А. И. Надежность дискретных систем // Итоги науки. Серия «Теория вероятностей. Математическая статистика. Теоретическая кибернетика», 1969–1970. С. 7–104. Gavrilov M. A., Ostianu V. M., Potehin A. I. Nadezhnost' diskretnyh sistem // Itogi nauki. Seriya «Teoriya veroyatnostey. Matematicheskaya statistika. Teoreticheskaya kibernetika», 1969–1970. S. 7–104. Гавзов Д. В., Сапожников В. В., Сапожников Вл. В. Методы обеспечения безопасности дискретных систем // Автоматика и телемеханика. 1994. № 8. С. 3–50. Gavzov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Metody obespecheniya bezopasnosti diskretnyh sistem // Avtomatika i telemehanika. 1994. № 8. S. 3–50. McCluskey E. J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. N. J.: Prentice Hall PTR, 1986. 549 p. McCluskey E. J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. N. J.: Prentice Hall PTR, 1986. 549 p. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. М.: Радио и связь, 1989. 208 с. Samoproveryaemye ustroystva i otkazoustoychivye sistemy / E. S. Sogomonyan, E. V. Slabakov. M.: Radio i svyaz', 1989. 208 s. Pradhan D. K. Fault-Tolerant Computer System Design. New York: Prentice Hall, 1996, 560 p. Pradhan D. K. Fault-Tolerant Computer System Design. New York: Prentice Hall, 1996, 560 p. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science + Business Media B. V., 2008, 184 p. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science + Business Media B. V., 2008, 184 p. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. М.: Наука, 2020, 383 с. Kody s summirovaniem dlya sistem tehnicheskogo diagnostirovaniya. T. 1: Klassicheskie kody Bergera i ih modifikacii / V. V. Sapozhnikov, Vl. V. Sapozhnikov, D. V. Efanov. M.: Nauka, 2020, 383 s. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. М.: Наука, 2021, 455 с. Kody s summirovaniem dlya sistem tehnicheskogo diagnostirovaniya. T. 2: Vzveshennye kody s summirovaniem / V. V. Sapozhnikov, Vl. V. Sapozhnikov, D. V. Efanov. M.: Nauka, 2021, 455 s. Hamming R. W. Coding and Information Theory: 2nd edition. New Jersey, Prentice-Hall, 1986. 259 p. Hamming R. W. Coding and Information Theory: 2nd edition. New Jersey, Prentice-Hall, 1986. 259 p. Аксёнова Г. П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1973. № 2. С. 109–116. Aksenova G. P. Metod sinteza shem vstroennogo kontrolya dlya avtomatov s pamyat'yu // Avtomatika i telemehanika. 1973. № 2. S. 109–116. Borecký J., Kohlík M., Kubátová H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017. Vol. 52. P. 251–260. DOI: 10.1016/j.micpro.2017.06.015. Borecký J., Kohlík M., Kubátová H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017. Vol. 52. P. 251–260. DOI: 10.1016/j.micpro.2017.06.015. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015. № 10. С. 152–169. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Primenenie modul'nyh kodov s summirovaniem dlya postroeniya sistem funkcional'nogo kontrolya kombinacionnyh logicheskih shem // Avtomatika i telemehanika. 2015. № 10. S. 152–169. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTS’2015), Batumi, Georgia, September 26–29, 2015. Р. 181–187. DOI: 10.1109/ EWDTS.2015.7493133. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTS’2015), Batumi, Georgia, September 26–29, 2015. R. 181–187. DOI: 10.1109/ EWDTS.2015.7493133. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. и др. Модульные коды с суммированием в системах функционального контроля. I. Свойства обнаружения ошибок кодами в информационных векторах // Электронное моделирование. 2016. Т. 38. № 2. С. 27–48. Sapozhnikov V. V., Sapozhnikov Vl.V., Efanov D. V. i dr. Modul'nye kody s summirovaniem v sistemah funkcional'nogo kontrolya. I. Svoystva obnaruzheniya oshibok kodami v informacionnyh vektorah // Elektronnoe modelirovanie. 2016. T. 38. № 2. S. 27–48. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. и др. Модульные коды с суммированием в системах функционального контроля. II. Уменьшение структурной избыточности систем функционального контроля // Электронное моделирование. 2016. Т. 38. № 3. С. 47–61. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. i dr. Modul'nye kody s summirovaniem v sistemah funkcional'nogo kontrolya. II. Umen'shenie strukturnoy izbytochnosti sistem funkcional'nogo kontrolya // Elektronnoe modelirovanie. 2016. T. 38. № 3. S. 47–61. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах // Информатика. 2019. Т. 16. № 3. С. 101–118. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Sposob postroeniya semeystva kodov s summirovaniem s naimen'shim obschim kolichestvom neobnaruzhivaemyh oshibok v informacionnyh vektorah // Informatika. 2019. T. 16. № 3. S. 101–118. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах // Электронное моделирование. 2017. Т. 39. № 4. С. 69–88. Sapozhnikov V. V., Sapozhnikov Vl.V., Efanov D. V. Modul'no-vzveshennye kody s summirovaniem s naimen'shim obschim chislom neobnaruzhivaemyh oshibok v informacionnyh vektorah // Elektronnoe modelirovanie. 2017. T. 39. № 4. S. 69–88. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4. Issue 1. P. 68–73. DOI: 10.1016/S0019-9958(61)80037-5. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4. Issue 1. P. 68–73. DOI: 10.1016/S0019-9958(61)80037-5. The On-Line Encyclopedia of Integer Sequences. [Электронный ресурс] URL: https://oeis.org/ (дата обращения: 12.07.2024). The On-Line Encyclopedia of Integer Sequences. [Elektronnyy resurs] URL: https://oeis.org/ (data obrascheniya: 12.07.2024). Мехов В. Б., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика. 2008. № 8. С. 153–165. Mehov V. B., Sapozhnikov V. V., Sapozhnikov Vl. V. Kontrol' kombinacionnyh shem na osnove modificirovannyh kodov s summirovaniem // Avtomatika i telemehanika. 2008. № 8. S. 153–165. Berger J. M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4. Issue 2–3. P. 297–299. DOI: 10.1016/S0019-9958(61)80024-7. Berger J. M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4. Issue 2–3. P. 297–299. DOI: 10.1016/S0019-9958(61)80024-7. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA, 1999. Р. 370–376. DOI: 10.1109/ VTEST.1999.766691. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA, 1999. R. 370–376. DOI: 10.1109/ VTEST.1999.766691. Das D., Touba N. A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3–5, 2000 Р. 171–176. DOI: 10.1109/OLT.2000.856633. Das D., Touba N. A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3–5, 2000 R. 171–176. DOI: 10.1109/OLT.2000.856633. Efanov D. V., Pashukov A. V. Weight-Based Sum Codes with Arbitrary Modulus // IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 25–28 January 2022, St. Petersburg, Russia. Р. 133–138. DOI: 10.1109/ElCon Rus54750.2022.9755482. Efanov D. V., Pashukov A. V. Weight-Based Sum Codes with Arbitrary Modulus // IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 25–28 January 2022, St. Petersburg, Russia. R. 133–138. DOI: 10.1109/ElCon Rus54750.2022.9755482. Ефанов Д. В., Пашуков А. В. Взвешенные коды с суммированием в кольце вычетов по произвольному модулю для синтеза цифровых вычислительных устройств // Известия вузов. Приборостроение. 2022. Т. 65. № 4. С. 231–246. DOI: 10.17586/0021-3454-2022-65-4-231-246. Efanov D. V., Pashukov A. V. Vzveshennye kody s summirovaniem v kol'ce vychetov po proizvol'nomu modulyu dlya sinteza cifrovyh vychislitel'nyh ustroystv // Izvestiya vuzov. Priborostroenie. 2022. T. 65. № 4. S. 231–246. DOI: 10.17586/0021-3454-2022-65-4-231-246. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классические и взвешенные коды Бергера в системах функционального контроля // Развитие элементной базы и совершенствование методов построения устройств железнодорожной автоматики и телемеханики: сб. научн. трудов; под. ред. Вл. В. Сапожникова. СПб.: ФГБОУ ВПО ПГУПС, 2014. С. 81–88. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Klassicheskie i vzveshennye kody Bergera v sistemah funkcional'nogo kontrolya // Razvitie elementnoy bazy i sovershenstvovanie metodov postroeniya ustroystv zheleznodorozhnoy avtomatiki i telemehaniki: sb. nauchn. trudov; pod. red. Vl. V. Sapozhnikova. SPb.: FGBOU VPO PGUPS, 2014. S. 81–88. Сапожников В. В., Сапожников Вл.В., Ефанов Д. В. Анализ свойств классических и взвешенных кодов Бергера по обнаружению ошибок в информационных разрядах // Бюллетень результатов научных исследований. 2014. № 2. С. 79–92. Sapozhnikov V. V., Sapozhnikov Vl.V., Efanov D. V. Analiz svoystv klassicheskih i vzveshennyh kodov Bergera po obnaruzheniyu oshibok v informacionnyh razryadah // Byulleten' rezul'tatov nauchnyh issledovaniy. 2014. № 2. S. 79–92. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. О свойствах кода с суммированием в схемах функционального контроля // Автоматика и телемеханика. 2010. № 6. С. 155–162. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. O svoystvah koda s summirovaniem v shemah funkcional'nogo kontrolya // Avtomatika i telemehanika. 2010. № 6. S. 155–162. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Известия высших учебных заведений. Приборостроение. 2015. Т. 58. № 5. С. 333–343. DOI: 10.17586/0021- 3454-2015-58-5-333-343. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Klassifikaciya oshibok v informacionnyh vektorah sistematicheskih kodov // Izvestiya vysshih uchebnyh zavedeniy. Priborostroenie. 2015. T. 58. № 5. S. 333–343. DOI: 10.17586/0021- 3454-2015-58-5-333-343. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов // Автоматика и телемеханика. 2018. № 9. С. 79–94. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Sintez samoproveryaemyh kombinacionnyh ustroystv na osnove vydeleniya special'nyh grupp vyhodov // Avtomatika i telemehanika. 2018. № 9. S. 79–94. Ефанов Д. В. Синтез самопроверяемых вычислительных устройств на основе полной системы особых групп выходов объекта диагностирования // Известия высших учебных заведений. Приборостроение. 2023. Т. 66. № 5. С. 355–372. DOI: 10.17586/0021-3454-2023-66-5-355-372. Efanov D. V. Sintez samoproveryaemyh vychislitel'nyh ustroystv na osnove polnoy sistemy osobyh grupp vyhodov ob'ekta diagnostirovaniya // Izvestiya vysshih uchebnyh zavedeniy. Priborostroenie. 2023. T. 66. № 5. S. 355–372. DOI: 10.17586/0021-3454-2023-66-5-355-372. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19–28. DOI: 10.1007/ BF00971960. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19–28. DOI: 10.1007/ BF00971960. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5. Iss. 4. P. 333–345. DOI: 10.1155/1998/20389. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5. Iss. 4. P. 333–345. DOI: 10.1155/1998/20389. Saposhnikov V. V., Morosov A., Saposhnikov Vl. V., Göessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theory and Applications. 1998. Vol. 12. Iss. 1–2. P. 41–53. DOI: 10.1023/A:1008257118423. Saposhnikov V. V., Morosov A., Saposhnikov Vl. V., Göessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theory and Applications. 1998. Vol. 12. Iss. 1–2. P. 41–53. DOI: 10.1023/A:1008257118423. Matrosova A. Yu., Ostanin S. A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proceedings of the IEEE European Test Workshop (ETW’98), 27–29 May 1998, Sitges, Barcelona, Spain. Matrosova A. Yu., Ostanin S. A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proceedings of the IEEE European Test Workshop (ETW’98), 27–29 May 1998, Sitges, Barcelona, Spain. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Коды с суммированием с фиксированными значениями кратностей обнаруживаемых монотонных и асимметричных ошибок для систем технического диагностирования // Автоматика и телемеханика. 2019. № 6. С. 121–141. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Kody s summirovaniem s fiksirovannymi znacheniyami kratnostey obnaruzhivaemyh monotonnyh i asimmetrichnyh oshibok dlya sistem tehnicheskogo diagnostirovaniya // Avtomatika i telemehanika. 2019. № 6. S. 121–141. Collection of Digital Design Benchmarks. [Электронный ресурс] URL: https://ddd.fit.cvut.cz/www/prj/ Benchmarks/ (дата обращения: 21.05.2024). Collection of Digital Design Benchmarks. [Elektronnyy resurs] URL: https://ddd.fit.cvut.cz/www/prj/ Benchmarks/ (data obrascheniya: 21.05.2024). Самопроверяемые дискретные устройства / В. В. Сапожников, Вл. В. Сапожников. СПб: Энергоатомиздат, 1992. 224 с. Samoproveryaemye diskretnye ustroystva / V. V. Sapozhnikov, Vl. V. Sapozhnikov. SPb: Energoatomizdat, 1992. 224 s. Carter W. C., Duke K. A., Schneider P. R. Self-Checking Error Checker for Two-Rail Coded Data // United States Patent Office, filed July 25, 1968, ser. No. 747533, patented Jan. 26, 1971, N. Y., 10 p. Carter W. C., Duke K. A., Schneider P. R. Self-Checking Error Checker for Two-Rail Coded Data // United States Patent Office, filed July 25, 1968, ser. No. 747533, patented Jan. 26, 1971, N. Y., 10 p. Логические основы проектирования дискретных устройств / А. Д. Закревский, Ю. В. Поттосин, Л. Д. Черемисинова. М.: Физматлит, 2007, 592 с.50. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, 11–14 October 1992, Cambridge, MA, USA, pp. 328–333, doi: 10.1109/ICCD.1992.276282. Logicheskie osnovy proektirovaniya diskretnyh ustroystv / A. D. Zakrevskiy, Yu. V. Pottosin, L. D. Cheremisinova. M.: Fizmatlit, 2007, 592 s.50. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, 11–14 October 1992, Cambridge, MA, USA, pp. 328–333, doi: 10.1109/ICCD.1992.276282. SIS: A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, A. Sangiovanni-Vincentelli // Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992, 45 p. SIS: A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, A. Sangiovanni-Vincentelli // Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992, 45 p. Harris D. M., Harris S. L. Digital Design and Computer Architecture. Morgan Kaufmann, 2012. 569 p. Harris D. M., Harris S. L. Digital Design and Computer Architecture. Morgan Kaufmann, 2012. 569 p. Ефанов Д. В., Елина Е. И. Синтез кодеров взвешенных кодов с суммированием в кольце вычетов по заданному модулю // Программная инженерия. 2024. Т. 15. № 6. С. 296–307. DOI: 10.17587/ prin.15.296–307. Efanov D. V., Elina E. I. Sintez koderov vzveshennyh kodov s summirovaniem v kol'ce vychetov po zadannomu modulyu // Programmnaya inzheneriya. 2024. T. 15. № 6. S. 296–307. DOI: 10.17587/ prin.15.296–307. Saposhnikov V., Saposhnikov Vl. New Code for Fault Detection in Logic Circuits // Proceedings of 4th International Conference on Unconventional Electromechanical and Electrical Systems, St. Petersburg, Russia, June 21–24, 1999. P. 693–696. Saposhnikov V., Saposhnikov Vl. New Code for Fault Detection in Logic Circuits // Proceedings of 4th International Conference on Unconventional Electromechanical and Electrical Systems, St. Petersburg, Russia, June 21–24, 1999. P. 693–696. Дмитриев В. В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // Известия Петербургского университета путей сообщения. 2015. № 3 (44). С. 119–129. Dmitriev V. V. O dvuh sposobah vzveshivaniya i ih vliyanii na svoystva kodov s summirovaniem vzveshennyh perehodov v sistemah funkcional'nogo kontrolya logicheskih shem // Izvestiya Peterburgskogo universiteta putey soobscheniya. 2015. № 3 (44). S. 119–129.